JPH03131777A - Ｉｃテスト方法 - Google Patents
Ｉｃテスト方法Info
- Publication number
- JPH03131777A JPH03131777A JP27097189A JP27097189A JPH03131777A JP H03131777 A JPH03131777 A JP H03131777A JP 27097189 A JP27097189 A JP 27097189A JP 27097189 A JP27097189 A JP 27097189A JP H03131777 A JPH03131777 A JP H03131777A
- Authority
- JP
- Japan
- Prior art keywords
- output
- tested
- measured
- output pattern
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 6
- 238000012360 testing method Methods 0.000 claims abstract description 15
- 230000002950 deficient Effects 0.000 claims abstract description 8
- 238000005259 measurement Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えば、ビデオ用【Ｃの出力波形の様にあ
る任意の時間内に規則的なパルスが出力される様なＩＣ
のその規則性をテストするＩＣテスト方法の改良に関す
る。
る任意の時間内に規則的なパルスが出力される様なＩＣ
のその規則性をテストするＩＣテスト方法の改良に関す
る。
［従来の技ｖＲ］
従来のＩＣテスト方法は第４図の出力波１ｆニの場合、
Ｖ±△Ｖのレベルにて、上側のパルス数を数え、下側の
パルス数を数え、その差を求めることによりｄ（ｑ定し
ていた。
Ｖ±△Ｖのレベルにて、上側のパルス数を数え、下側の
パルス数を数え、その差を求めることによりｄ（ｑ定し
ていた。
従来の測定技術では、第４図の様な出力波Ｊｌニの良否
を決めるには、テスターの機能の１つであるタイムメジ
ャーを利用し測定していた。第５１２１でまずＩＣをテ
ストする前に、良品ＩＣの上側パルス数を数え、下側パ
ルス数を数え、その差を求めることにより、測定値の規
格として、記憶させてδ〈（５ＴＥＰＩ ） 、被テス
トＩＣを同じ様に測定しく５ＴＥＰ２ ） 、値が良品
ＩＣで決めた範囲内であるか判断しく ５ＴＥＰ３ ）
、範囲内であれば、良品としく ５ＴＥＰ４ ） 、
範囲外であれば不良品とする（ＳＴＥＰ５）。
を決めるには、テスターの機能の１つであるタイムメジ
ャーを利用し測定していた。第５１２１でまずＩＣをテ
ストする前に、良品ＩＣの上側パルス数を数え、下側パ
ルス数を数え、その差を求めることにより、測定値の規
格として、記憶させてδ〈（５ＴＥＰＩ ） 、被テス
トＩＣを同じ様に測定しく５ＴＥＰ２ ） 、値が良品
ＩＣで決めた範囲内であるか判断しく ５ＴＥＰ３ ）
、範囲内であれば、良品としく ５ＴＥＰ４ ） 、
範囲外であれば不良品とする（ＳＴＥＰ５）。
［発明が解決しようとする課題］
従来の測定技術では、例えば第６図の様に何か他の８２
９５を受けて、ヒゲが生じた場合、そのヒケを測定レベ
ルＶ±ΔＶにかかってしまい、カウントして不良とした
り、また、第７図の様にパルスが小さめに出力された場
合、測定レベルＶ±ΔＶにかからず良品を不良品にして
しまう恐れが有りテストか不安定であった。
９５を受けて、ヒゲが生じた場合、そのヒケを測定レベ
ルＶ±ΔＶにかかってしまい、カウントして不良とした
り、また、第７図の様にパルスが小さめに出力された場
合、測定レベルＶ±ΔＶにかからず良品を不良品にして
しまう恐れが有りテストか不安定であった。
この発明は、上記の様な問題点を解消する為になされた
もので、パルスの規則性を安定に測定する事か出来るＩ
Ｃテスト方法を得ることを目的とする。
もので、パルスの規則性を安定に測定する事か出来るＩ
Ｃテスト方法を得ることを目的とする。
［課題を解決するための手段］
正負パルスか出力されるＩＣに於ける上記パルスの正負
出力の規則性をテストするＩＣテスト方法に於いて、ク
ロマボルトメータを使用し、良品の各時壱、からの規則
的な各出力パターンを記憶し、この記憶されたいずれか
１つの出力パターンと、被テストＩＣの出力が一致した
時、良品と判断すると共に、一致する出力パターンが無
い場合不良品とｒり断するものである。
出力の規則性をテストするＩＣテスト方法に於いて、ク
ロマボルトメータを使用し、良品の各時壱、からの規則
的な各出力パターンを記憶し、この記憶されたいずれか
１つの出力パターンと、被テストＩＣの出力が一致した
時、良品と判断すると共に、一致する出力パターンが無
い場合不良品とｒり断するものである。
［作用ｊ
この発明に於ける測定方法は、被ＩＣの出力が、第３図
や第４図の場合でも良品と判断出来、テストの安定性に
つながる。
や第４図の場合でも良品と判断出来、テストの安定性に
つながる。
［実施例］
以下、この発明の実施例を図について説明する。
第１図の出力波形で、センター電圧をＶとし、上向きの
パルス振幅をｖｌ、下向きのパルス振幅をｖ２とする。
パルス振幅をｖｌ、下向きのパルス振幅をｖ２とする。
この出力波形の測定したいポイントにゲートパルスを出
す。このゲートパルスのＨの時間だけ測定する。測定し
た電圧がセンター電圧Ｖよりも高ければ“１”低ければ
“０“にして考えられるだけのパターンを２進化し、第
２図の様に１０進数に直しておく。
す。このゲートパルスのＨの時間だけ測定する。測定し
た電圧がセンター電圧Ｖよりも高ければ“１”低ければ
“０“にして考えられるだけのパターンを２進化し、第
２図の様に１０進数に直しておく。
被テストＩＧの出力を同様に測定し、第６図の１０進数
と１つずつ比較して良否の判別を行なう。
と１つずつ比較して良否の判別を行なう。
この方式だとレベルを測定するので、誤ってとらえるこ
とがほとんどなく、テストを安定に測定することが出来
る。
とがほとんどなく、テストを安定に測定することが出来
る。
上記にもとづいて詳しく説明すると、第１図で、出力波
形を測定する場合、まず測定したいポイントに、ゲート
パルスを決める。この場合５パルスごとに規則的に出力
されているので、１０パルス分を測定することにする。
形を測定する場合、まず測定したいポイントに、ゲート
パルスを決める。この場合５パルスごとに規則的に出力
されているので、１０パルス分を測定することにする。
この１パルスごとに電圧を測定し、センター電圧Ｖより
も高ければ”ｌ”低ければ“０”と２進数で表わす。第
３図でテストを行なうにあたって、良品ＩＣの出力波形
で、どこのポイントから測定するかわからない為、考え
られるだけのパターンを第２図の様に２進化し、１０進
数に直しておく（ＳＴＥＰ６）被テストＩＣを同様に測
定（５ＴＥＰ７ ） 、測定値を２進化し、 １０進数
に直す（ＳＴＥＰ８ ） 、この数偵を第６図で求めた
良品ＩＣの１０進数と１つずつ比較する（ＳＴＥＰ９）
、 １つ一致するものがあれば、そのデバイスは、
良品としく５ＴＥＰＩＯ） 、 一致するものかなけれ
ば、不良品とする（ＳＴＥｌ’ｌ ＋ ）。又第５図で
ｖｌ、■２のレベルかある程度問題になるのであれば、
■±△Ｖよりも上かドかにすれば振幅も同時に良否のｆ
−１１定をつける事が出来る。
も高ければ”ｌ”低ければ“０”と２進数で表わす。第
３図でテストを行なうにあたって、良品ＩＣの出力波形
で、どこのポイントから測定するかわからない為、考え
られるだけのパターンを第２図の様に２進化し、１０進
数に直しておく（ＳＴＥＰ６）被テストＩＣを同様に測
定（５ＴＥＰ７ ） 、測定値を２進化し、 １０進数
に直す（ＳＴＥＰ８ ） 、この数偵を第６図で求めた
良品ＩＣの１０進数と１つずつ比較する（ＳＴＥＰ９）
、 １つ一致するものがあれば、そのデバイスは、
良品としく５ＴＥＰＩＯ） 、 一致するものかなけれ
ば、不良品とする（ＳＴＥｌ’ｌ ＋ ）。又第５図で
ｖｌ、■２のレベルかある程度問題になるのであれば、
■±△Ｖよりも上かドかにすれば振幅も同時に良否のｆ
−１１定をつける事が出来る。
［発明の効果］
以上の様に、この発明によれば、出力波形でも、ゲート
パルスにより、出力波形の振幅を測定する様にしたので
、テストを安定させ、不良率を低減させる効果がある。
パルスにより、出力波形の振幅を測定する様にしたので
、テストを安定させ、不良率を低減させる効果がある。
Claims (1)
- 正負パルスが出力されるＩＣにおける上記パルスの正
負出力の規則性をテストするＩＣテスト方法に於いて、
予め、良品の各時点からの規則的な各出力パターンを記
憶し、この記憶されたいずれか１つの出力パターンと、
被テストＩＣの出力パターンとが、一致した時に良品と
判断すると共に、一致する出力パターンが無い時は、不
良品と判断する様にしたことを特徴とするＩＣテスト方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27097189A JPH03131777A (ja) | 1989-10-17 | 1989-10-17 | Ｉｃテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27097189A JPH03131777A (ja) | 1989-10-17 | 1989-10-17 | Ｉｃテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131777A true JPH03131777A (ja) | 1991-06-05 |
Family
ID=17493584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27097189A Pending JPH03131777A (ja) | 1989-10-17 | 1989-10-17 | Ｉｃテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131777A (ja) |
-
1989
- 1989-10-17 JP JP27097189A patent/JPH03131777A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03131777A (ja) | Ｉｃテスト方法 | |
| JPH0688849A (ja) | コイル試験方法とその方法に用いる装置 | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JPS59171869A (ja) | 電気素子の直線性及び非直線性の検出方法 | |
| JP3818299B2 (ja) | 電子回路検査装置 | |
| JP2601849Y2 (ja) | Ｌｓｉテスタ | |
| JPS60173482A (ja) | 異常波形検査装置 | |
| JPH0396872A (ja) | コイル試験方法とその方法に用いる装置 | |
| JPS6266174A (ja) | ダイオ−ドの逆方向特性検査方法 | |
| JPH06103335B2 (ja) | 回路基板検査方法 | |
| JPS61253934A (ja) | Ａ／ｄ変換器の試験装置 | |
| JPH07122657B2 (ja) | 回路基板検査装置における良否判定用比較基準値及び許容差の補正方法 | |
| JPS592541Y2 (ja) | 半導体素子の逆回復時間測定装置 | |
| JPH03191880A (ja) | 半導体試験方法 | |
| SU1666978A1 (ru) | Устройство дл измерени длительности импульса | |
| JPS6266714A (ja) | 自動タイミング測定法 | |
| KR970008084B1 (ko) | 중심 주파수 측정기간 단축을 위한 프로그래밍 방법 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPS61155873A (ja) | 半導体素子の測定装置 | |
| JPS63196870A (ja) | 回路基板検査装置 | |
| JPH02245676A (ja) | 集積回路素子の試験方法 | |
| JPH03172774A (ja) | 波形測定装置 | |
| JPH0758317B2 (ja) | 回路基板検査装置の良否判定許容差設定方法 | |
| JPH06289104A (ja) | Ｉｃ検査装置 | |
| JPS592348B2 (ja) | パルス応答波形の測定方式 |