JPH0312815B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号伝送方式、特にバースト的なデー
タをパケツト化して送受信する信号伝送方式に関
するものである。

従来技術 近年、広域ネツトワーク、ローカルエルアネツ
トワークの研究開発が盛んに行われており、信号
伝送方式として、バースト的なデータをパケツト
化して送受信するデジタル伝送方式が多く採用さ
れている。そして、この伝送方式においては、パ
ケツト内であつて有意データの先頭部には同期符
号系列が設けられており、この同期符号系列を検
出することにより、同期信号を生成し、受信のた
めの同期と確立を行い、また、パケツト内の有意
データの始部を検知している。

第１，２図には、従来のパケツトが示されてい
る。

第１図において、パケツトは、有意データと１
個の同期符号系列（ｍビツト）とを含み、第２図
においては、同期符号系列のビツト数は、８ビツ
トに設定され、同期符号系列の内容は
「01011100」である。そして、同期符号系列の内
容を検出することにより、有意データの始部Ｓを
検知することができる。

次に、第３図に基づいて、従来の信号伝送方式
を更に詳細に説明する。第３図には、従来の信号
伝送方式のブロツク回路が示されている。

第３図において、直列信号１、例えば第１図の
パケツトは、直並列変換部２に供給され、直列信
号１は、該変換部２で所定の直並列変換作用を受
ける。すなわち、直列信号は、同期符号系列の長
さ（ｍビツト）と同一の数の出力線を有する直並
列変換部２で並列信号３−１〜３−ｍに変換さ
れ、同期符号判定部４に供給される。この同期符
号判定部４は、アナログ回路、デジタル回路、あ
るいはメモリIC等から構成され、予め設定され
た正しい同期符号系列を記憶しており、該同期符
号判定部４においては、入力された直列信号の同
期符号系列と、記憶されている同期符号系列とが
比較判定される。そして、入力された直列信号の
同期符号系列（並列信号３−１〜３−ｍ）が記憶
されている正しい同期符号系列と等しいかあるい
は許容範囲内で誤つている場合にのみ、同期符号
判定部４は、同期符号検出信号５を出力し「Ｈ」
レベルとする。この同期符号検出信号５により、
同期信号を生成し、パケツト内の有意データの始
部を検知することができる。

しかしながら、従来の信号伝送方式において
は、次のような問題があつた。すなわち、有意デ
ータの先頭部には１個の同期符号系列が付加され
ており、この同期符号系列の最終ビツトが入力さ
れたときのみ同期符号系列が検出され、同期信号
が生成されるので、同期符号系列の最終ビツトの
入力後にしか処理を行うことができない。このた
め、有意データの始まる以前に、処理、例えば受
信情報処理のための準備を行いたい場合には、有
意データを遅らせる必要があり、全体の処理が遅
れるという問題があつた。

また、有意データの先頭部には、同期符号系列
が１個付加されているのみであるので、同期符号
系列の先端の伝送の際削られた場合、あるいは、
何らかの原因（例えばノイズ）により同期符号系
列が大幅に誤つている場合には、同期符号系列を
検出することができない。このため、パケツトを
受信するための同期を確立することができず、パ
ケツト内の有意データの始部を検出することがで
きず、従つて、有意データが正しく伝送された場
合であつても、パケツトを受信することができな
いという欠点があつた。

発明の目的 本発明は前記従来の課題に鑑み為されたもので
あり、その目的は、パケツト内の同期符号系列を
確実に検出することができる信号伝送方式を提供
することにある。

発明の構成 本発明によれば、バースト的データをパケツト
化して送受信する信号伝送方式において、パケツ
ト内の有意なデータの前に、同一内容の複数個の
同期符号系列を連続して設け、該複数個の同期符
号系列を順に正しい同期符号系列と比較してい
き、その同期符号系列が最初に正しいと判定され
たときに、正しいと判定された同期符号系列のビ
ツト位置に基づき前記有意データの始部を示す同
期信号を発生するようにする。

実施例 以下、図面に基づいて本発明の実施例を説明す
る。

第４，５図には、本発明の第１実施例によるパ
ケツトが示されている。

第４図において、パケツトは、有意データと、
同一内容のｎ個の同期符号系列（ｍビツト）と、
を含み、第５図においては、各同期符号系列のビ
ツト数は８ビツトに設定され、各同期符号系列の
内容は「01011100」である。従つて、該ｎ個の同
期符号系列のうちいずれか１個の同期符号系列を
検出することにより、同期信号を生成することが
でき、これにより、同期信号を確実に生成するこ
とが可能となる。

そして、第６図には、第１実施例による信号伝
送方式のブロツク回路が示されている。

第６図において、ゲート信号生成部６は、直列
信号１の初めのエツジ（パケツトの始部）を検出
し、パケツトの始部から０、ｍ、２ｍ、３ｍ、
…、（ｎ−１）ｍビツトカウントし、それぞれつ
いてｎ個のゲート信号７−０，７−１，…７−
（ｎ−１）を出力する。すなわち、０ビツト以降、
ゲート信号７−０はアクテイブ（例えば「Ｈ」レ
ベル）となり、ｍビツト以降、ゲート信号７−１
はアクテイブとなり、以下同様にして、（ｎ−１）
ｍビツト以降では、ゲート信号７−（ｎ−１）が
アクテイブとなる。そして、ゲート信号７−０〜
７−（ｎ−１）は、同期信号生成部８に供給され
る。

また、同期符号判定部４は、第３図の判定部と
同様の判定処理を行い、入力された直列信号１の
同期符号系列（並列信号３−１〜３−ｍ）が、記
憶されている正しい同期符号系列と一致する場合
には、同期符号判定部４は、同期符号検出信号５
を出力しアクテイブ（例えば「Ｈ」レベル）とす
る。第４図において、例えば、同期符号系列２の
判定結果が正しい場合には、そのときに同期符号
検出信号５はアクテイブとなり、また、同期符号
系列ｍの判定結果が正しい場合には、そのときに
同期符号検出信号５はアクテイブとなる。そし
て、同期符号検出信号５は、同期信号生成部８に
供給される。

上述したように、ゲート信号７−０〜７−（ｎ
−１）及び同期符号検出信号５は、同期信号生成
部８に供給され、該同期信号生成部８では次のよ
うな処理が行われる。すなわち、同期符号判定部
４において、有意データの始部からｉ個前の同期
符号系列が正しいと判定されると、同期符号検出
信号５は、アクテイブとなり同期信号生成部８に
供給され、また、このときには、ゲート信号７−
（ｎ−ｉ）はアクテイブとなつており、これによ
り、同期信号生成部８においては、ｉ個前の同期
符号系列が正しく検出されることとなる。この状
態が第７図に示されており、有意データの始部か
らｉ個前の同期符号系列が正しく判定された場合
には、該ｉ個前の同期符号系列から（ｉ−１）
xmビツトカウントし、同期信号生成部８は同期
信号９を出力し、これにより、パケツト内の有意
データの始部を検知することができる。

従つて、第１実施例によれば、ｎ個の同期符号
系列のいうちいずれか１個の同期符号系列を検出
することができれば、同期信号を生成することが
でき、有意データの始部を確実に検知することが
可能となる。なお、第７図において、有意データ
の始部からｉ個前の同期符号系列が正しく判定さ
れた場合に、（ｉ−１）xmビツトカウントして有
意データの始部を検出するだけでなく、所定のビ
ツト数、例えば、（ｉ−１）xm−３ビツトカウン
トし、有意データの始部から３ビツトだけ手前を
認識することも可能である。

次に、第８Ａ，８Ｂ図には、本発明の第２実施
例による抽出同期符号系列が示されている。

上記第１実施例においては、同期符号系列がｎ
個連続して設けられ、同期符号系列の検出をｎ回
行つていたが、本第２実施例においては、ｎ個の
同期符号系列から（ｎ−１）xm個の抽出同期符
号系列を求め、該（ｎ−１）xm個の抽出同期符
号系列のうちいずれか１個の抽出同期符号系列を
検出している。すなわち、第８Ａ図に示されるよ
うに、パケツトは、有意データと、同一内容のｎ
個の同期符号系列（ｍビツト）と、含み、このｎ
個の同期符号系列から、（ｎ−１）xm個の抽出同
期符号系列が１ビツトずつずれて順次求められ
る。従つて、抽出同期符号系列は、ｍ種類のパタ
ーンを有し、周期ｍビツトで（ｎ−１）回繰り返
されることとなる。

なお、第８Ｂ図においては、各同期符号系列の
ビツト数は８ビツトに設定され、各同期符号系列
の内容は「01011100」である。従つて、抽出同期
符号系列１，２，３，４，…，８，…，（ｎ−１）
X8は、順に、「01011100」、「10111000」、
「01110001」、「11100010」、……、「00101110」、
…、「01011100」となり、抽出同期符号系列は、
８種類のパターンを有し、周期８ビツトで（ｎ−
１）回繰り返されることとなる。

更に、第２実施例においては、同期符号系列は
擬似ランダム系列のPNコードから設定されてい
る。

次に、PNコードについて説明する。

PNコードとは、Ｍ＝2^P−１（Ｐ＝３、４、…）
の周期でランダムなパターンが繰り返される擬似
ランダム系列である。ここで、周期Ｍ＝2^P−１の
PNコードから、例えば第８Ａ図に示されるよう
ｍビツト（2M−１≧ｍ≧Ｍ）のシーケンスを抜
き出したとすると、周期ｍビツトでは、同一パタ
ーンの繰り返しはない。そして、今回使用された
周期符号系列の例である「01011100」の８ビツト
列は、次のようにしてPNコードから設定された
のである。すなわち、第９図に示されるように、
Ｐ＝３として、周期Ｍ＝2^P−１＝2³−１＝７すな
わち周期７ビツトとし、該「0101110」が周期的
に繰り返されている。この第９図のPNコードか
ら、部分Ａの「01011100」を８ビツトの同期符号
系列として設定している。

そして、上述したように、同期符号系列のビツ
ト長ｍは、Ｍ＝2^P−１の周期のPNコードから決
めるときには、（2M−１）≧ｍ≧Ｍである必要が
ある。このため、周期Ｍ＝2³−１＝７のPNコー
ドから設定する同期符号系列は、７ビツト以上13
ビツト以下の系列にする。また、ビツト長が７ビ
ツト以上13ビツト以下であるならば、第９図にお
いて、同期符号系列として、どこから抜き出して
もよく、例えば、部分Ａの８ビツトすなわち
「01011100」を抜き出すだけでなく、部分Ｂの10
ビツトすなわち「0010111001」を抜き出し、該
「0010111001」を同期符号系列として使用するこ
とも可能である。

従つて、第２実施例においては、第９図に示さ
れるように、７ビツトの「0101110」を周期的に
繰り返し、このPNコードから部分Ａの８ビツト
すなわち「01011100」を抜き出し、該
「01011100」を同期符号系列として使用している。

以上のように、第２実施例においては、（ｎ−
１）xm個の抽出同期符号配列のうちいずれか１
個の抽出同期符号系列を検出するので、抽出同期
符号系列を確実に検出することが可能となる。

そして、第１０図には、第２実施例による信号
伝送方式のブロツク回路が示されている。

第１０図において、入力された直列信号１の同
期符号系列はシフトレジスタ２−１に供給され、
該シフトレジスタ２−１により、同期符号系列か
ら１ビツトずつ順次ずれて抽出同期符号系列が求
められ、抽出同期符号系列は、並列信号３−１〜
３−ｍとして同期符号判定部４に供給される。同
期符号判定部４は、予め設定された正しい抽出同
期符号系列を８パターン記憶しており、該同期符
号判定部４においては、シフトレジスタ２−１か
らの抽出同期符号系列と、記憶されている抽出同
期符号系列とが順次比較判定される。シフトレジ
スタ２−１からの抽出同期符号系列が記憶されて
いる正しい抽出同期符号系列と一致する場合に
は、同期符号判定部４は、同期符号検出信号５を
出力しアクテイブする。すなわち、ある周期の内
で、Ｐ番目（Ｐ＝１、…、ｍ）の抽出同期符号系
列が正しく判定された場合には、同期符号検出信
号５−Ｐがアクテイブ（例えば「Ｈ」レベル）と
なる。そして、同期符号検出信号５−１，５−
２，〜５−ｍは、同期信号生成部８に供給され
る。

なお、ゲート信号生成部６は、上記第１実施例
と同様の処理を行い、すなわち、直列信号１の初
めのエツジ（パケツトの始部）を検出し、パケツ
トの始部から０、ｍ、2m、3m、…、（ｎ−１）
ｍビツトカウントし、それぞれについてｎ個のゲ
ート信号７−０，７−１，…，７−（ｎ−１）を
出力する。そして、ゲート信号７−０〜７−（ｎ
−１）は、同期信号生成部８に供給される。

上述したように、ゲート信号７−０〜７−（ｎ
−１）及び同期符号検出信号５−１〜５−ｍは、
同期信号生成部８に供給され、該同期信号生成部
８では次のような処理が行われる。すなわち、同
期符号判定部４において、有意データの始部から
ｉ個前の周期の抽出同期符号系列が１個正しいと
判定されると、これに該当する１個の同期符号検
出信号５がアクテイブとなり、また、このときに
は、該当する１個前の周期のゲート信号７がアク
テイブとなつており、これにより、同期信号生成
部８においては、ｉ個前の周期の抽出同期符号系
列が１個正しく検出されることとなる。

この状態が第１１図に示されており、有意デー
タの始部からｉ個前の周期の抽出同期符号系列が
正しく判定された場合には、該抽出同期符号系列
から｛（ｉ−１）xm＋Ｐ｝ビツトカウントし（ｉ
＝１〜ｎ、ｐ＝０〜ｍ）、同期信号生成部８は同
期信号９を出力し、これにより、パケツト内の有
意データの始部を検知することができる。

従つて、第２実施例によれば、（ｎ−１）xm個
の抽出同期符号系列のうちいずれか１個の抽出同
期符号系列を検出できれば、同期信号を生成する
ことができ、有意データの始部を確実に検知する
ことが可能となる。そして、同期符号系列の最終
ビツトが入力したときに同期符号系列を判定する
のではなく、同期符号系列から１ビツトずつ順次
ずれて抽出同期符号系列を求めているので、同期
符号系列の入力途中においても、抽出同期符号系
列の検出を順次行うことが可能となる。また、
（ｎ−１）xm個の抽出同期符号系列のうち１回で
も検出できれば、同期信号を生成することができ
るので、同期符号系列の誤り率に対する信頼性が
高くなり、パケツトの受信の同期、有意データの
始部検知を確実に行うことが可能となる。

なお、第１１図において、有意データの始部か
らｉ個前の周期の抽出同期符号系列が１個正しく
判定された場合に、｛（ｉ−１）xm＋ｐ｝ビツト
カウントして有意データの始部を検知するだけで
なく、所定のビツト数、例えば、｛（ｉ−１）xm
＋ｐ−３）ビツトカウントし、有意データの始部
から３ビツトだけ手前を認識することができ、例
えば、同期信号を生成することができる。これに
より、有意データを受信する以前に、処理、例え
ば有意データ処理の準備を早めて行うことができ
る。

発明の効果 以上説明したように、本発明によれば、１つの
同期符号が欠損したという理由だけで、正しく送
られてくる有意データを無駄にしてしまうと頻度
を少なくすることができ、しかも、最初の正しい
同期符号の検出から有意データの受信までの間に
ある程度の長さの準備期間をとれることが多くな
り、有意データを受信する前に、有意データ処理
の準備を早めて行なうことができる。

【図面の簡単な説明】

第１，２図は従来のパケツトを示す説明図、第
３図は従来の信号伝送方式のブロツク回路図、第
４，５図は本発明の第１実施例によるパケツトを
示す説明図、第６図は第１実施例による信号伝送
方式のブロツク回路図、第７図は第１実施例によ
る有意データの始部検知を示す説明図、第８Ａ，
８Ｂ図は発明の第２実施例による抽出同期符号系
列を示す説明図、第９図はPNコードの説明図、
第１０図は第２実施例による信号伝送方式のブロ
ツク回路図、第１１図は第２実施例による有意デ
ータの始部検知を示す説明図である。 １……直列信号、２……直並列変換部、２−１
……シフトレジスタ、３−１〜３−ｍ……並列信
号、４……同期信号判定部、５，５−１〜５−ｍ
……同期符号検出信号、６……ゲート生成部、７
−０〜７−（ｎ−１）……ゲート信号、８……同
期信号生成部、９……同期信号。

Claims (1)

1. 【特許請求の範囲】 １ バースト的データをパケツト化して送受信す
   る信号伝送方式において、パケツト内の有意デー
   タの前に、同一内容の複数個の同期符号系列を連
   続して設け、該複数個の同期符号系列を順に正し
   い同期符号系列と比較していき、その同期符号系
   列が最初に正しいと判定されたときに、正しいと
   判定された同期符号系列のビツト位置に基づき前
   記有意データの始部を示す同期信号を発生するこ
   とを特徴とする信号伝送方式。 ２ 前記同期符号系列は、擬似ランダム系列の
   PNコードから設定されており、複数個の同期符
   号系列から、抽出同期符号系列が複数個順次ずれ
   て求められ、該複数個の抽出同期符号系列のうち
   いずれか１個の抽出同期符号系列が検出される特
   許請求の範囲第１項記載の信号伝送方式。 ３ １個の抽出同期符号系列が検出された場合
   に、パケツト内の有意データの始部までカウント
   し、同期信号を生成する特許請求の範囲第２項記
   載の信号伝送方式。 ４ １個の抽出同期符号系列が検出された場合
   に、該検出された１個の抽出同期符号系列から所
   定のビツト数だけカウントし、パケツト内の有意
   データの始部から所望ビツトだけ手前を認識する
   特許請求の範囲第２項記載の信号伝送方式。