JPH03127025A - Ｐｌｚｔ表示ディバイスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はＰＬＺＴ　（透明なセラミック）の複屈折を
利用し、光シャッタやデイスプレィディバイスとして用
いられるＰＬＺＴ表示ディバイスおよびその製造方法に
係り、更に詳しくは寸法、位置精度、電気光学特性を改
善したＰＬＺＴ表示ディバイスおよびその製造方法に関
するものである。

［従　来　例］ 近年、ＰＺＴにＬａを添加した透明なセラミックのＰＬ
ＺＴ（ＰｂＯ，Ｌａｄ、　ＺｒＯ２，Ｔｉｅ）が光シャ
？／夕やデイスプレィディバイスに用いられようとして
いる。

このＰＬＺＴを表示ディバイスに利用する例としては、
例えば特願昭６３−１０８６４８号があり、ＰＬＺＴの
表示ディバイスおよびその製造工程、さらにはその利用
（ライトパルプ型プロジェクタ）が説明されている。

ここで、上記特願昭６３−１０８６４８号の内容を簡単
に説明すると、ＰＬＺＴの生シート（グリーンシート。

９／６５／３５；Ｌａ／Ｚｒ／τｉ　ｒａｔｉｏ）を出
発原料とし、その生シートに電極を形成し、これら生シ
ートを積層したブロックを脱バインダし、かつ、雰囲気
焼成して積層型ＰＬＺＴ（ブロック）とし、この積層型
ＰＬＺＴを所定厚さに切断するとともに、この両面を研
磨し、ＰＬＺＴ表示ディバイスとして用いるＰＬＺＴプ
レートを得ている。すなわち、　ＰＬＺＴプレートの出
発原料がサブミクロンの微粒子からなる生シートである
ため、ＰＬＺＴの透過率の向上を図ることができ、安価
な炉や装置でよくなった。また、ＰＬＺＴプレートが積
層型内部電極構造になっていることから、駆動電圧を低
くすることが可能にもなっている。

［発明が解決しようとする課ＩＩ］ ところで、上記ＰＬＺＴ表示ディバイスおよびその製造
方法においては、上記ＰＬＺＴプレートの電極を水平、
垂直方向電極を交互に埋設するため、それら電極の位置
精度が悪いと、その内部電極と表面電極との整合精度を
、例えば±５０μｍ／４０ａａ程度にすることが困難で
あり、高精度のＰＬＺＴ表示ディバイスを得ようとする
と、その歩留まりが悪くなってしまい、またシート積層
電極内蔵型が低電圧駆動を可能とするにもかかわず、上
記電極の整合精度等の面から表面電極の配線パターンを
複雑にすることができず、駆動電圧の低下の障害にもな
っていた。

さらに、上記生シートを積層し、かつ、この積層生シー
トを焼成して積層型ＰＬＺＴを一体形成するときに、内
部ストレスが発生するため、ＰＬＺＴプレートの電気光
学的特性が不均一になったり、また積層の境界付近の電
気光学的特性が不均一になったりし１例えばＰＬＺＴの
複屈折に影響を与え、またその境界付近から漏れ光が生
じ、コントラスト比等の低下を招き、かつ１表示ディバ
イスとして決定的な精細度が悪くなる。

この発明は上記課題に鑑みなされたものであり、その目
的はＰＬＺＴプレートの製造工程における位置合わせ等
の精度およびその電気光学的特性の向上を図ることがで
き、かつ、駆動電圧を低下することができるようにした
ＰＬＺＴ表示ディバイスおよびその製造方法を提供する
ことにある。

［課題を解決するための手段］ 上記目的を達成するために、この発明はＰＬＺＴ表示デ
ィバイスは、　ＰＬＺＴの生シートを所定形状とし、こ
れから製作したＰＬＺ丁ウェハに所定間隔で複数の電極
を形成し、このＰＬＺＴウェハを複数枚積層して得た積
層ＰＬＺＴの電極を内部電極としたことを要旨とする。

また、この発明のＰＬＺＴ表示ディバイスの製造方法は
、ＰＬＺＴの生シートを所定形状とし、これから製作し
たＰＬＺＴウェハに所定間隔で座ぐりを設け、この座ぐ
りに電極材料を充填して複数電極を形成し、この複数電
極を備えたＰＬＺＴウェハを複数枚積層してして得た積
層′型ＰＬＺＴを得るようにしたことを要旨とする。な
お、上記座ぐりは化学エツチングを用い、ＰＬＺＴウェ
ハの所定位置にはマークを付している。

［作　　用］ 上記構成としたので、上記ＰＬＺＴウェハの積層に際し
、上記マークにより積層の位置合わせが正確に、かつ、
容易に行われ、さらに座ぐりに充填された電極材料によ
り内部にストレスが発生しない。

そのため、接着一体化して得た積層型ＰＬＺτにあって
は、内部電極の位置精度が向上し、かつ、電気光学的特
性を均一にできる。ところで、上記積層型ＰＬＺＴを所
定厚さに切断し、両面を研磨して得たＰＬＺＴプレート
に表面電極（透明電極）を形成してＰＬＺＴ表示ディバ
イスが得られるが、上記位置精度の向上により、そのデ
ィバイスの歩留まりが良くなり、かつ、駆動電圧をより
下げる複雑な電極配線パターンが可能になり、また電気
光学的特性の均一により、電界ＯＦＦ時の漏れ光が少な
くなり、内部ストレスに起因するコントラス比の低下が
なくなって、ディバイスの精細度の向上が可能になる。

［実　施　例］ 以下、この発明の実施例を第１図乃至第１３図に基づい
て説明する。

第１図および第２図はＰＬＺＴ表示ディバイスの部分斜
視図および正面図を示しており、このＰＬＺＴ表示ディ
バイスは所定厚さのＰＬＺＴプレートｌに一定間隔で内
部電極群２が埋設されており、さらにそれら内部電極群
２に接続される工τ０表面電極（透明電極；配線パター
ンを含む）３が形成される。なお、第２図に示されてい
るように、そのＰＬＺＴプレートｌの表面には内部電極
群２を交互に接続するバンプ（接続部分）４が設けられ
、そのバンプ４で接続された内部電極２に囲まれた領域
（ａｃｔｉｖｅ　ｅｒｅａ）が画素（ピクセル）５にな
る。そして、電圧Ｖを上記ＩＴＯ表面電極３を介して内
部電極群２に印加すると、それら内部電極群２に平行な
光軸の光はその透過光量が変えられる。

次に、上記ＰＬＺＴ表示ディバイスの製造方法を第３図
乃至第１２図の製造工程図および第１３図のフローチャ
ート図に基づいて説明する。

まず、ＰＬＺＴの生シート（例えば９／６５／３５：Ｌ
ａ／Ｚｒ／Ｔｉ　ｒａｔｉｏ；グリーンシート）６が従
来同様にして得られているものとすると（第３図に示す
）、この生シート６を所定サイズに切断・焼結し、かつ
、研磨して例えば厚さ１５０ＩＬｍのＰＬＺＴウェハ７
とする。

このようにして複数枚のＰＬＺＴウェハ７を得るととも
に、それらＰＬＺＴウェハ７の厚さおよびウネリをチエ
ツクして、形状的に均一なＰＬＺＴウェハ７を選択する
（ステップ５ＴＩ）。

続いて、第５図および第６図に示されているように、上
記選択ＰＬＺＴウェハ７の表面に所定深さ（例えば１μ
ｍ）の座ぐり８を一定間隔で複数個形成する（ステップ
５Ｔ２）。この場合、座ぐり８は例えばＨＦ、　ＨＮＯ
，、Ｈ，０の混酸を用いた化学エツチングによりホト・
リソグラフィプロセスオーダの土数μ−の精度で形成し
、ＰＬＺＴウェハ７に機械的力が働かないようにしてお
り、内部電極群２の位置精度を高くシ、かつ、その内部
ストレスの発生を抑えている。また、ＰＬＺＴウェハ７
の所定位置、例えば隅には、後述する積層時の位置精度
を高めるために、所定のマーク９を付している。なお、
第６図に示されるように、ＰＬＺＴウェハ７としては、
座ぐり８の位置を相対的に″１″だけずらした２種類を
得る。

続いて、第７ｖ４に示されているように、上記座ぐり８
の部分を内部電極２とするため、電極材料１０をそれら
座ぐり８に充填しくステップ５Ｔ３）、これらＰＬＺＴ
ウェハ７を位置合わせを行ないながら積層し、この積層
したものを真空中にてエア抜きをし、かつ、所定温度（
例えば１５０℃）にて充填電極材料を硬化反応し、その
積層したものを接着一体化して積層型ＰＬＺＴＩＩとす
る（ステップＳＴ４，５Ｔ５）。

この場合、上記２種類のＰＬＺＴウェハ７を交互に繰り
返して積層し、接着一体化するが、マーク９に基づいて
位置合わせを行なっており、正確な位置合わせが可能で
ある。また、その電極材料１０としては、例えば−液性
エポキシ（ａｐｏｘｙ）　十Ａ　ｇの導電性接着剤を用
い、上記接着一体化に際して外力にて強制的なりランプ
がかからないようにし、上記積層型ＰＬＺＴＩＩにおけ
る内部ストレスの発生を抑えている。さらに、上記ステ
ップＳＴＩにおいて、ＰＬＺＴウェハ７のウネリをチエ
ツクしているため、積層し、接着一体化するに際し、Ｐ
ＬＺＴウェハ７自体により内部にストレスが発生するこ
ともない。これにより、第８図に示されているように、
　ＰＬＺＴウェハ７を複数枚積層し、かつ、接着一体化
により、位置精度が高く、かつ、電気光学的特性の均一
な積層型ＰＬＺＴＩＩを得ることができる。

続いて、第９図および第１０図に示されているように、
プレス積層型ＰＬＺＴＩＩを所定厚さで切断しくステッ
プ５Ｔ６）、かつ、その切断面を研磨してＰＬＺＴプレ
ート１を得る（ステップ５Ｔ７）、この場合、そのＰＬ
ＺＴプレート１を得るに際し、交互に埋設された内部電
極２の一側端部が現れるように行なう必要がある。そし
て、第８図の破線および第９図の実線に示されているよ
うに、バンプ（接続部分）４をそのＰＬＯＴプレート１
の表面に形成するが（ステップ５Ｔ８）、そのバンプ４
は一つおきの内部電極４を接続すると、それらバンプ４
で囲まれた領域（ａｃｔｉｖｅ　ａｒｅａ）が画素（ピ
クセル）５の大きさになる。この場合、そのバンプ４の
形成に際し、上述したように、内部電極２の位置精度が
向上していることから、バンプ４が容易に、かつ、正確
に形成することができる。

続いて、上記バンプ４を介してＰＬＺＴに電圧を印加す
るために、上記ＰＬＺＴプレート１の表面にＩＴＯ表面
電極（および透明配線パターン）３を形成し、ＰＬＺＴ
表示ディバイスを得る（ステップ５Ｔ９）、このとき、
上記バンプ４の位置が正確であることから、そのＩＴＯ
表面電極３とバンプ４との整合精度は、±数μ■オーダ
に抑えられる。

このように、寸法、位置精度の向上を図ることができる
ため、ＰＬＺＴ表示ディバイスの歩留まりをよくするこ
とができ、またＩＴＯ表面電極３の配線パターンが複雑
にでき、低電圧駆動のＰＬＺＴ表示ディバイスを得るこ
とができる。さらに、　ＰＬＺＴプレート１の電気光学
的特性を均一にできるため、つまり内部ストレスの発生
を抑えることができるため、例えば内部電極２間の電界
ＯＦＦ時の漏れ光を減少させることができ、コントラス
ト比を上げることができる。

［発明の効果］ 以上説明したように、この発明のＰＬＺＴ表示ディバイ
スおよびその製造方法によれば、生シートを所定サイズ
に切断し、かつ、焼結してＰＬＺＴウェハとし、このＰ
ＬＺτウェハに化学エツチングにより複数の座ぐりを形
成するとともに、そのＰＬＺＴウェハの所定位置にマー
ク（位置合わせ用の）を付し、それら座ぐりに電極材料
（導電性接着剤）を充填したＰＬＺτウェハを順次積層
、接着一体化してプレス積層型ＰＬＺＴを得、かつ、こ
のプレス積層型ＰＬＺＴを所定厚さに切断してＰＬＺＴ
プレートし、このＰＬＺＴプレートに埋設した電極材料
を内部電極としたので、ＰＬＺＴプレートの内部電極の
位置がばらつくとこもなく、製造工程での内部電極の寸
法、位置精度の向上を図ることができ、また製造工程に
おいて内部ストレスが発生しにくく、ＰＬｚτプレート
の電気光学的特性の向上を図ることができる。その結果
。

ＰＬＺＴプレートの内部電極と表面電極との整合精度を
上げることができるため、表面電極の配線パターンを複
雑にでき、より低電圧駆動のＰＬＺＴ表示ディバイスを
得ることができるようになり、またディバイスの歩留ま
りを上げることができ、さらにコントラスト比を上げる
ことができ、精細度の良好な表示ディバイスを得ること
ができるようになる。

【図面の簡単な説明】

第１ｖ！Ｊおよび第２図はこの発明の一実施例を示すＰ
ＬＺＴ表示ディバイスの概略的部分斜視図および表面図
、第３図乃至第１２図は上記ＬＰＺＴ表示ディバイスの
製造方法を説明するための概略的製造工程図、第１３図
は上記ＬＰＺＴ表示ディバイスの製造方法のプロセスフ
ローチャート図である。 図中、１はＰＬＺＴプレート、２は内部電極、３はＩ丁
０表面電極（透明電極）、４はバンプ、５はビクセル（
ＰＬＺＴ表示ディバイスのａｃｔｉｖｅ　ａｒｅａ）、
６は生シート（グリーンシート）、７はＰＬＺＴウェハ
、８は座ぐり、９はマーク、１Ｇは電極材料、　１１は
プレス積層型ＰＬＺＴである。

Claims (4)

【特許請求の範囲】
1. （１）ＰＬＺＴの生シートを所定形状として焼結し、該
   焼結したＰＬＺＴウェハに所定間隔で複数の電極を形成
   し、該ＰＬＺＴウェハを複数枚積層して得た積層ＰＬＺ
   Ｔの電極を内部電極としたことを特徴とするＰＬＺＴ表
   示ディバイス。
2. （２）ＰＬＺＴの生シートを所定形状として焼結し、該
   焼結したＰＬＺＴウェハに所定間隔で座ぐりを設け、該
   座ぐりに電極材料を充填して複数電極を形成し、該複数
   電極を備えたＰＬＺＴウェハを複数枚積層してして得た
   積層型ＰＬＺＴを所定厚さに切断してＰＬＺＴプレート
   としたことを特徴とするＰＬＺＴ表示ディバイスの製造
   方法。
3. （３）前記座ぐりは化学エッチングにより行ない、かつ
   、前記充填する電極材料は導電性接着剤である請求項（
   ２）記載のＰＬＺＴ表示ディバイスの製造方法。
4. （４）前記複数電極を備えたＰＬＺＴウェハを複数枚積
   層するに際し、前記ＰＬＺＴウェハの隅にマークを付し
   、該マークに基づいて前記複数枚のＰＬＺＴウェハを積
   層するようにしたことを特徴とする請求項（２）記載の
   ＰＬＺＴ表示ディバイスの製造方法。