JP2576640B2 - Ｐｌｚｔ表示ディバイスの製造方法 - Google Patents
Ｐｌｚｔ表示ディバイスの製造方法Info
- Publication number
- JP2576640B2 JP2576640B2 JP1267088A JP26708889A JP2576640B2 JP 2576640 B2 JP2576640 B2 JP 2576640B2 JP 1267088 A JP1267088 A JP 1267088A JP 26708889 A JP26708889 A JP 26708889A JP 2576640 B2 JP2576640 B2 JP 2576640B2
- Authority
- JP
- Japan
- Prior art keywords
- plzt
- wafer
- display device
- predetermined
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はPLZT（透明なセラミック）の複屈折を利用
し、光シャッタやディスプレイディバイスとして用いら
れるPLZT表示ディバイスの製造方法に係り、更に詳しく
は寸法、位置精度、電気光学特性を改善したPLZT表示デ
ィバイスの製造方法に関するものである。
し、光シャッタやディスプレイディバイスとして用いら
れるPLZT表示ディバイスの製造方法に係り、更に詳しく
は寸法、位置精度、電気光学特性を改善したPLZT表示デ
ィバイスの製造方法に関するものである。
［従 来 例］ 近年、PZTにLaを添加した透明なセラミックのPLZT（P
bO,LaO,ZrO2,TiO）が光シャッタやディスプレイディバ
イスに用いられようとしている。このPLZT表示ディバイ
スに利用する例としては、例えば特願昭63−108648号が
あり、PLTZの表示ディバイスおよびその製造工程、さら
にはその利用（ライトバルブ型プロジェクタ）が説明さ
れている。
bO,LaO,ZrO2,TiO）が光シャッタやディスプレイディバ
イスに用いられようとしている。このPLZT表示ディバイ
スに利用する例としては、例えば特願昭63−108648号が
あり、PLTZの表示ディバイスおよびその製造工程、さら
にはその利用（ライトバルブ型プロジェクタ）が説明さ
れている。
ここで、上記特願昭63−108648号の内容を簡単に説明
すると、PLZTの生シート（グリーンシート,9/65/35;La/
Zr/Ti ratio）を出発原料とし、その生シートに電極を
形成し、これら生シートを積層したブロックを脱バイン
ダし、かつ、雰囲気焼成して積層型PLTZ（ブロック）と
し、この積層型PLZTを所定厚さに切断するとともに、こ
の両面を研磨し、PLTZ表示ディバイスとして用いるPLZT
プレートを得ている。すなわち、PLZTプレートの出発原
料がサブミクロンの微粒子からなる生シートであるた
め、PLZTの透過率の向上を図ることができ、安価な炉や
装置でよくなった。また、PLZTプレートが積層型内部電
極構造になっていることから、駆動電圧を低くすること
が可能にもなっている。
すると、PLZTの生シート（グリーンシート,9/65/35;La/
Zr/Ti ratio）を出発原料とし、その生シートに電極を
形成し、これら生シートを積層したブロックを脱バイン
ダし、かつ、雰囲気焼成して積層型PLTZ（ブロック）と
し、この積層型PLZTを所定厚さに切断するとともに、こ
の両面を研磨し、PLTZ表示ディバイスとして用いるPLZT
プレートを得ている。すなわち、PLZTプレートの出発原
料がサブミクロンの微粒子からなる生シートであるた
め、PLZTの透過率の向上を図ることができ、安価な炉や
装置でよくなった。また、PLZTプレートが積層型内部電
極構造になっていることから、駆動電圧を低くすること
が可能にもなっている。
［発明が解決しようとする課題］ ところで、上記PLZT表示ディバイスおよびその製造方
法においては、上記PLZTプレートの電極を水平、垂直方
向電極を交互に埋設するため、それら電極の位置精度が
悪いと、その内部電極と表面電極との整合精度を、例え
ば±50μm/40mm程度にすることが困難であり、高精度の
PLZT表示ディバイスを得ようとすると、その歩留まりが
悪くなってしまい、またシート積層電極内蔵型が低電圧
駆動を可能とするにもかかわらず、上記電極の整合精度
等の面から表面電極の配線パターンを複雑にすることが
できず、駆動電圧を低下の障害にもなっていた。
法においては、上記PLZTプレートの電極を水平、垂直方
向電極を交互に埋設するため、それら電極の位置精度が
悪いと、その内部電極と表面電極との整合精度を、例え
ば±50μm/40mm程度にすることが困難であり、高精度の
PLZT表示ディバイスを得ようとすると、その歩留まりが
悪くなってしまい、またシート積層電極内蔵型が低電圧
駆動を可能とするにもかかわらず、上記電極の整合精度
等の面から表面電極の配線パターンを複雑にすることが
できず、駆動電圧を低下の障害にもなっていた。
さらに、上記生シートを積層し、かつ、この積層生シ
ートを焼成して積層型PLZTを一体形成するときに、内部
ストレスが発生するため、PLZTプレートの電気光学的特
性が不均一になったり、また積層の境界付近の電気光学
的特性が不均一になったりし、例えばPLZTの複屈折に影
響を与え、またその境界付近から漏れ光が生じ、コント
ラスト比等の低下を招き、かつ、表示ディバイスとして
決定的な精細度が悪くなる。
ートを焼成して積層型PLZTを一体形成するときに、内部
ストレスが発生するため、PLZTプレートの電気光学的特
性が不均一になったり、また積層の境界付近の電気光学
的特性が不均一になったりし、例えばPLZTの複屈折に影
響を与え、またその境界付近から漏れ光が生じ、コント
ラスト比等の低下を招き、かつ、表示ディバイスとして
決定的な精細度が悪くなる。
この発明は上記課題に鑑みなされたものであり、その
目的はPLZTプレートの製造工程における位置合わせ等の
精度およびその電気光学的特性の向上を図ることがで
き、かつ、駆動電圧を低下することができるようにした
PLZT表示ディバイスの製造方法を提供することにある。
目的はPLZTプレートの製造工程における位置合わせ等の
精度およびその電気光学的特性の向上を図ることがで
き、かつ、駆動電圧を低下することができるようにした
PLZT表示ディバイスの製造方法を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために、この発明は、PLZTの生シ
ートを所定形状に焼結してなるPLZTウェハの一方の面に
内部電極を形成し、同PLZTウェハの複数枚を所定の位置
合せ用マークを基準として積層し、上記内部電極間に挟
まれた個々の各領域を、その積層方向と直交する方向を
光透過方向とする１画素としたマトリクス型のPLZT表示
ディバイスを製造するにあたって、各PLZTウェハの一方
の面の複数箇所に深さ約１μｍの平皿状座ぐりを所定間
隔をもって化学エッチングにて形成し、その際、隣接し
て積層されるPLZTウェハとの間で上記各座ぐりを所定方
向に相対的にその位置をずらして交互に形成した後、上
記各PLZTウェハの各座ぐり内に導電性接着材よりなる電
極材料を充填して複数の内部電極を同ウェハ面と面一と
なるように形成し、そして上記位置合せ用マークに基づ
いて上記複数枚のPLZTウェハを積層して積層型PLZTを
得、同積層型PLZTをその内部電極が交互にずらされた方
向に沿い、かつ、その内部電極の一側端部が表面に露出
するように所定厚さに切断し、その切断表面に現れた各
内部電極のずらされた反対方向の端部を介して一層おき
にその各内部電極を交互に駆動電極に接続してマトリク
ス型のPLZTプレートとすることを特徴としている。
ートを所定形状に焼結してなるPLZTウェハの一方の面に
内部電極を形成し、同PLZTウェハの複数枚を所定の位置
合せ用マークを基準として積層し、上記内部電極間に挟
まれた個々の各領域を、その積層方向と直交する方向を
光透過方向とする１画素としたマトリクス型のPLZT表示
ディバイスを製造するにあたって、各PLZTウェハの一方
の面の複数箇所に深さ約１μｍの平皿状座ぐりを所定間
隔をもって化学エッチングにて形成し、その際、隣接し
て積層されるPLZTウェハとの間で上記各座ぐりを所定方
向に相対的にその位置をずらして交互に形成した後、上
記各PLZTウェハの各座ぐり内に導電性接着材よりなる電
極材料を充填して複数の内部電極を同ウェハ面と面一と
なるように形成し、そして上記位置合せ用マークに基づ
いて上記複数枚のPLZTウェハを積層して積層型PLZTを
得、同積層型PLZTをその内部電極が交互にずらされた方
向に沿い、かつ、その内部電極の一側端部が表面に露出
するように所定厚さに切断し、その切断表面に現れた各
内部電極のずらされた反対方向の端部を介して一層おき
にその各内部電極を交互に駆動電極に接続してマトリク
ス型のPLZTプレートとすることを特徴としている。
［作用］ 上記構成としたので、上記PLZTウェハの積層に際し、
上記マークにより積層の位置合わせが正確に、かつ、容
易に行われ、さらに各電極が座ぐり内においてそのウェ
ハ面と面一となるように形成されるため、積層時に内部
ストレスが発生しない。そのため、接着一体化して得た
積層型PLZTにあっては、内部電極の位置精度が向上し、
かつ、電気光学的特性を均一にできる。ところで、上記
積層型PLZTを所定厚さに切断し、両面を研磨して得たPL
ZTプレートに表面電極（透明電極）を形成してPLZT表示
ディバイスが得られるが、上記位置精度の向上により、
そのディバイスの歩留まりが良くなり、かつ、駆動電圧
をより下げる複雑な電極配線パターンが可能になり、ま
た電気光学的特性の均一により、電界OFF時の漏れ光が
少なくなり、内部ストレスに起因するコントラス比の低
下がなくなって、ディバイスの精細度の向上が可能にな
る。
上記マークにより積層の位置合わせが正確に、かつ、容
易に行われ、さらに各電極が座ぐり内においてそのウェ
ハ面と面一となるように形成されるため、積層時に内部
ストレスが発生しない。そのため、接着一体化して得た
積層型PLZTにあっては、内部電極の位置精度が向上し、
かつ、電気光学的特性を均一にできる。ところで、上記
積層型PLZTを所定厚さに切断し、両面を研磨して得たPL
ZTプレートに表面電極（透明電極）を形成してPLZT表示
ディバイスが得られるが、上記位置精度の向上により、
そのディバイスの歩留まりが良くなり、かつ、駆動電圧
をより下げる複雑な電極配線パターンが可能になり、ま
た電気光学的特性の均一により、電界OFF時の漏れ光が
少なくなり、内部ストレスに起因するコントラス比の低
下がなくなって、ディバイスの精細度の向上が可能にな
る。
［実 施 例］ 以下、この発明の実施例を第１図乃至第13図に基づい
て説明する。
て説明する。
第１図および第２図はPLZT表示ディバイスの部分斜視
図および正面図を示しており、このPLZT表示ディバイス
は所定厚さのPLZTプレート１に一定間隔で内部電極群２
が埋設されており、さらにそれら内部電極群２に接続さ
れるITO表面電極（透明電極；配線パターンを含む）３
が形成される。なお、第２図に示されているように、そ
のPLZTプレート１の表面には内部電極群２を交互に接続
するバンプ（接続部分）４が設けられ、そのバンプ４で
接続された内部電極２に囲まれた領域（active erea）
が画素（ピクセル）５になる。そして、電圧Ｖを上記IT
O表面電極３を介して内部電極群２に印加すると、それ
ら内部電極群２に平行な光軸の光はその透過光量が変え
られる。
図および正面図を示しており、このPLZT表示ディバイス
は所定厚さのPLZTプレート１に一定間隔で内部電極群２
が埋設されており、さらにそれら内部電極群２に接続さ
れるITO表面電極（透明電極；配線パターンを含む）３
が形成される。なお、第２図に示されているように、そ
のPLZTプレート１の表面には内部電極群２を交互に接続
するバンプ（接続部分）４が設けられ、そのバンプ４で
接続された内部電極２に囲まれた領域（active erea）
が画素（ピクセル）５になる。そして、電圧Ｖを上記IT
O表面電極３を介して内部電極群２に印加すると、それ
ら内部電極群２に平行な光軸の光はその透過光量が変え
られる。
次に、上記PLZT表示ディバイスの製造方法を第３図乃
至第12図の製造工程図および第13図のフローチャート図
に基づいて説明する。
至第12図の製造工程図および第13図のフローチャート図
に基づいて説明する。
まず、PLZTの生シート（例えば9/65/35;La/Zr/Ti rat
io;グリーンシート）６が従来同様にして得られている
ものとすると（第３図に示す）、この生シート６を所定
サイズに切断・焼結し、かつ、研磨して例えば厚さ150
μｍのPLZTウェハ７とする。このようにして複数枚のPL
ZTウェハ７を得るとともに、それらPLZTウェハ７の厚さ
およびウネリをチェックして、形状的に均一なPLZTウェ
ハ７を選択する（ステップST1）。
io;グリーンシート）６が従来同様にして得られている
ものとすると（第３図に示す）、この生シート６を所定
サイズに切断・焼結し、かつ、研磨して例えば厚さ150
μｍのPLZTウェハ７とする。このようにして複数枚のPL
ZTウェハ７を得るとともに、それらPLZTウェハ７の厚さ
およびウネリをチェックして、形状的に均一なPLZTウェ
ハ７を選択する（ステップST1）。
続いて、第５図および第６図に示されているように、
上記選択PLZTウェハ７の表面に所定深さ約１μｍの平皿
状座ぐりを一定間隔で複数個形成する（ステップST
2）。この場合、座ぐり８は例えばHF,HNO3,H2Oの混酸を
用いた化学エッチングによりホト・リソグラフィプロセ
スオーダの±数μｍの精度で形成し、PLZTウェハ７に機
械的力が働かないようにしており、内部電極群２の位置
精度を高くし、かつ、その内部ストレスの発生を抑えて
いる。また、PLZTウェハ７の所定位置、例えば隅には、
後述する積層時の位置精度を高めるために、所定のマー
ク９を付している。なお、第６図に示すように、PLZTウ
ェハ７としては、座ぐり８の位置を相対的に“1"だけず
らした２種類を得る。
上記選択PLZTウェハ７の表面に所定深さ約１μｍの平皿
状座ぐりを一定間隔で複数個形成する（ステップST
2）。この場合、座ぐり８は例えばHF,HNO3,H2Oの混酸を
用いた化学エッチングによりホト・リソグラフィプロセ
スオーダの±数μｍの精度で形成し、PLZTウェハ７に機
械的力が働かないようにしており、内部電極群２の位置
精度を高くし、かつ、その内部ストレスの発生を抑えて
いる。また、PLZTウェハ７の所定位置、例えば隅には、
後述する積層時の位置精度を高めるために、所定のマー
ク９を付している。なお、第６図に示すように、PLZTウ
ェハ７としては、座ぐり８の位置を相対的に“1"だけず
らした２種類を得る。
続いて、第７図に示されているように、上記座ぐり８
の部分を内部電極２とするため、電極材料10をそれら座
ぐり８に充填し（ステップST3）、これらPLZTウェハ７
を位置合わせを行ないながら積層し、この積層したもの
を真空中にてエア抜きをし、かつ、所定温度（例えば15
0℃）にて充填電極材料を硬化反応し、その積層したも
のを接着一体化して積層型PLZT11とする（ステップST4,
ST5）。この場合、上記２種類のPLZTウェハ７を交互に
繰り返して積層し、接着一体化するが、マーク９に基づ
いて位置合わせを行なっており、正確な位置合わせが可
能である。また、その電極材料10としては、例えば一液
性エポキシ（epoxy）＋Agの導電性接着材を用いて内部
電極２をウェハ面と面一となるように形成することによ
り、上記接着一体化に際して外力にて強制的なクランプ
がかからないようにし、上記積層型PLZT11における内部
ストレスの発生を抑えている。さらに、上記ステップST
1において、PLZTウェハ７のウネリをチェックしている
ため、積層し、接着一体化するに際し、PLZTウェハ７自
体により内部にストレスが発生することもない。これに
より、第８図に示されているように、PLZTウェハ７を複
数枚積層し、かつ、接着一体化により、位置精度を高
く、かつ、電気光学的特性の均一な積層型PLZT11を得る
ことができる。
の部分を内部電極２とするため、電極材料10をそれら座
ぐり８に充填し（ステップST3）、これらPLZTウェハ７
を位置合わせを行ないながら積層し、この積層したもの
を真空中にてエア抜きをし、かつ、所定温度（例えば15
0℃）にて充填電極材料を硬化反応し、その積層したも
のを接着一体化して積層型PLZT11とする（ステップST4,
ST5）。この場合、上記２種類のPLZTウェハ７を交互に
繰り返して積層し、接着一体化するが、マーク９に基づ
いて位置合わせを行なっており、正確な位置合わせが可
能である。また、その電極材料10としては、例えば一液
性エポキシ（epoxy）＋Agの導電性接着材を用いて内部
電極２をウェハ面と面一となるように形成することによ
り、上記接着一体化に際して外力にて強制的なクランプ
がかからないようにし、上記積層型PLZT11における内部
ストレスの発生を抑えている。さらに、上記ステップST
1において、PLZTウェハ７のウネリをチェックしている
ため、積層し、接着一体化するに際し、PLZTウェハ７自
体により内部にストレスが発生することもない。これに
より、第８図に示されているように、PLZTウェハ７を複
数枚積層し、かつ、接着一体化により、位置精度を高
く、かつ、電気光学的特性の均一な積層型PLZT11を得る
ことができる。
続いて、第９図および第10図に示されているように、
プレス積層型PLZT11を所定厚さで切断し（ステップST
6）、かつ、その切断面を研磨してPLZTプレート１を得
る（ステップST7）。この場合、そのPLZTプレート１を
得るに際し、交互に埋設された内部電極２の一側端部が
現れるように行なう必要がある。そして、第８図の破線
および第９図の実線に示されているように、バンプ（接
続部分）４をそのPLZTプレート１の表面に形成するが
（ステップST8）、そのバンプ４は一つおきの内部電極
４を接続すると、それらバンプ４で囲まれた領域（acti
ve erea）が画素（ピクセル）５の大きさになる。この
場合、そのバンプ４の形成に際し、上述したように、内
部電極２の位置精度が向上していることから、バンプ４
が容易に、かつ、正確に形成することができる。
プレス積層型PLZT11を所定厚さで切断し（ステップST
6）、かつ、その切断面を研磨してPLZTプレート１を得
る（ステップST7）。この場合、そのPLZTプレート１を
得るに際し、交互に埋設された内部電極２の一側端部が
現れるように行なう必要がある。そして、第８図の破線
および第９図の実線に示されているように、バンプ（接
続部分）４をそのPLZTプレート１の表面に形成するが
（ステップST8）、そのバンプ４は一つおきの内部電極
４を接続すると、それらバンプ４で囲まれた領域（acti
ve erea）が画素（ピクセル）５の大きさになる。この
場合、そのバンプ４の形成に際し、上述したように、内
部電極２の位置精度が向上していることから、バンプ４
が容易に、かつ、正確に形成することができる。
続いて、上記バンプ４を介してPLTZに電圧を印加する
ために、上記PLZTプレート１の表面にITO表面電極（お
よび透明配線パターン）３を形成し、PLZT表示ディバイ
スを得る（ステップST9）。このとき、上記バンプ４の
位置が正確であることから、そのITO表面電極３とバン
プ４との整合精度は、±数μｍオーダに抑えられる。
ために、上記PLZTプレート１の表面にITO表面電極（お
よび透明配線パターン）３を形成し、PLZT表示ディバイ
スを得る（ステップST9）。このとき、上記バンプ４の
位置が正確であることから、そのITO表面電極３とバン
プ４との整合精度は、±数μｍオーダに抑えられる。
このように、寸法、位置精度の向上を図ることができ
るため、PLZT表示ディバイスの歩留まりをよくすること
ができ、またITO表面電極３の配線パターンが複雑にで
き、低電圧駆動のPLZT表示ディバイスを得ることができ
る。さらに、PLZTプレート１の電気光学的特性を均一に
できるため、つまり内部ストレスの発生を抑えることが
できるため、例えば内部電極２間の電界OFF時の漏れ光
を減少させることができ、コントラスト比を上げること
ができる。
るため、PLZT表示ディバイスの歩留まりをよくすること
ができ、またITO表面電極３の配線パターンが複雑にで
き、低電圧駆動のPLZT表示ディバイスを得ることができ
る。さらに、PLZTプレート１の電気光学的特性を均一に
できるため、つまり内部ストレスの発生を抑えることが
できるため、例えば内部電極２間の電界OFF時の漏れ光
を減少させることができ、コントラスト比を上げること
ができる。
［発明の効果］ 以上説明したように、この発明によれば、PLZTの生シ
ートを所定形状に焼結してなるPLZTウェハの一方の面に
内部電極を形成し、同PLZTウェハの複数枚を所定の位置
合せ用マークを基準として積層し、上記内部電極間に挟
まれた個々の各領域を、その積層方向と直交する方向を
光透過方向とする１画素としたマトリクス型のPLZT表示
ディバイスを製造するにあたって、各PLZTウェハの一方
の面の複数箇所に深さ約１μｍの平皿状座ぐりを所定間
隔をもって化学エッチングにて形成し、その際、隣接し
て積層されるPLZTウェハとの間で上記各座ぐりを所定方
向に相対的にその位置をずらして交互に形成した後、上
記各PLZTウェハの各座ぐり内に導電性接着材よりなる電
極材料を充填して複数の内部電極を同ウェハ面と面一と
なるように形成し、そして上記位置合せ用マークに基づ
いて上記複数枚のPLZTウェハを積層して積層型PLZTを
得、同積層型PLZTをその内部電極が交互にずらされた方
向に沿い、かつ、その内部電極の一側端部が表面に露出
するように所定厚さに切断し、その切断表面に現れた各
内部電極のずらされた反対方向の端部を介して一層おき
にその各内部電極を交互に駆動電極に接続するようした
ことにより、内部電極に機械的ストレスが加えられるこ
とがなく、また、コントラスト比を大幅に向上させるこ
とができるマトリクス型のPLZTプレートが提供される。
ートを所定形状に焼結してなるPLZTウェハの一方の面に
内部電極を形成し、同PLZTウェハの複数枚を所定の位置
合せ用マークを基準として積層し、上記内部電極間に挟
まれた個々の各領域を、その積層方向と直交する方向を
光透過方向とする１画素としたマトリクス型のPLZT表示
ディバイスを製造するにあたって、各PLZTウェハの一方
の面の複数箇所に深さ約１μｍの平皿状座ぐりを所定間
隔をもって化学エッチングにて形成し、その際、隣接し
て積層されるPLZTウェハとの間で上記各座ぐりを所定方
向に相対的にその位置をずらして交互に形成した後、上
記各PLZTウェハの各座ぐり内に導電性接着材よりなる電
極材料を充填して複数の内部電極を同ウェハ面と面一と
なるように形成し、そして上記位置合せ用マークに基づ
いて上記複数枚のPLZTウェハを積層して積層型PLZTを
得、同積層型PLZTをその内部電極が交互にずらされた方
向に沿い、かつ、その内部電極の一側端部が表面に露出
するように所定厚さに切断し、その切断表面に現れた各
内部電極のずらされた反対方向の端部を介して一層おき
にその各内部電極を交互に駆動電極に接続するようした
ことにより、内部電極に機械的ストレスが加えられるこ
とがなく、また、コントラスト比を大幅に向上させるこ
とができるマトリクス型のPLZTプレートが提供される。
【図面の簡単な説明】 第１図および第２図はこの発明の一実施例を示すPLZT表
示ディバイスの概略的部分斜視図および表面図、第３図
乃至第12図は上記LPZT表示ディバイスの製造方法を説明
するための概略的製造工程図、第13図は上記LZPT表示デ
ィバイスの製造方法のプロセスフローチャート図であ
る。 図中、１はPLZTプレート、２は内部電極、３はITO表面
電極（透明電極）、４はバンプ、５はピクセル（PLZT表
示ディバイスのactive area）、６は生シート（グリー
ンシート）、７はPLZTウェハ、８は座ぐり、９はマー
ク、10は電極材料、11はプレス積層型PLZTである。
示ディバイスの概略的部分斜視図および表面図、第３図
乃至第12図は上記LPZT表示ディバイスの製造方法を説明
するための概略的製造工程図、第13図は上記LZPT表示デ
ィバイスの製造方法のプロセスフローチャート図であ
る。 図中、１はPLZTプレート、２は内部電極、３はITO表面
電極（透明電極）、４はバンプ、５はピクセル（PLZT表
示ディバイスのactive area）、６は生シート（グリー
ンシート）、７はPLZTウェハ、８は座ぐり、９はマー
ク、10は電極材料、11はプレス積層型PLZTである。
Claims (1)
- 【請求項１】PLZTの生シートを所定形状に焼結してなる
PLZTウェハの一方の面に内部電極を形成し、同PLZTウェ
ハの複数枚を所定の位置合せ用マークを基準として積層
し、上記内部電極間に挟まれた個々の各領域を、その積
層方向と直交する方向を光透過方向とする１画素とした
マトリクス型のPLZT表示ディバイスを製造するにあたっ
て、各PLZTウェハの一方の面の複数箇所に深さ約１μｍ
の平皿状座ぐりを所定間隔をもって化学エッチングにて
形成し、その際、隣接して積層されるPLZTウェハとの間
で上記各座ぐりを所定方向に相対的にその位置をずらし
て交互に形成した後、上記各PLZTウェハの各座ぐり内に
導電性接着材よりなる電極材料を充填して複数の内部電
極を同ウェハ面と面一となるように形成し、そして上記
位置合せ用マークに基づいて上記複数枚のPLZTウェハを
積層して積層型PLZTを得、同積層型PLZTをその内部電極
が交互にずらされた方向に沿い、かつ、その内部電極の
一側端部が表面に露出するように所定厚さに切断し、そ
の切断表面に現れた各内部電極のずらされた反対方向の
端部を介して一層おきにその各内部電極を交互に駆動電
極に接続してマトリクス型のPLZTプレートとすることを
特徴とするPLZT表示ディバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267088A JP2576640B2 (ja) | 1989-10-13 | 1989-10-13 | Ｐｌｚｔ表示ディバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267088A JP2576640B2 (ja) | 1989-10-13 | 1989-10-13 | Ｐｌｚｔ表示ディバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127025A JPH03127025A (ja) | 1991-05-30 |
| JP2576640B2 true JP2576640B2 (ja) | 1997-01-29 |
Family
ID=17439878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1267088A Expired - Lifetime JP2576640B2 (ja) | 1989-10-13 | 1989-10-13 | Ｐｌｚｔ表示ディバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576640B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS535594A (en) * | 1976-07-05 | 1978-01-19 | Seiko Instr & Electronics Ltd | Electro-optical display unit |
| JPS60225824A (ja) * | 1984-04-24 | 1985-11-11 | Copal Co Ltd | 光シヤツタ素子 |
| JPS6285219A (ja) * | 1985-10-03 | 1987-04-18 | Fuji Photo Film Co Ltd | 光シヤツタアレイ |
| JPS6285221A (ja) * | 1985-10-09 | 1987-04-18 | Matsushita Electric Ind Co Ltd | 光シヤツタ素子 |
| JPH0743472B2 (ja) * | 1986-03-17 | 1995-05-15 | 日本電気株式会社 | 積層型光シャッタアレイ |
| JPS62235922A (ja) * | 1986-04-04 | 1987-10-16 | Sumitomo Special Metals Co Ltd | 光シヤツタ素子の製造方法 |
| JPS62235923A (ja) * | 1986-04-04 | 1987-10-16 | Sumitomo Special Metals Co Ltd | 光シヤツタ素子 |
-
1989
- 1989-10-13 JP JP1267088A patent/JP2576640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03127025A (ja) | 1991-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7396558B2 (en) | Integrated mask and method and apparatus for manufacturing organic EL device using the same | |
| JP6624271B2 (ja) | 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法 | |
| EP2983021B1 (en) | Pattern structure and method of manufacturing the pattern structure, and liquid crystal display device | |
| US6623111B2 (en) | Multilayer piezoelectric device and method of producing the same and piezoelectric actuator | |
| JP3483809B2 (ja) | 基板の貼り合わせ方法および貼り合わせ装置並びに液晶表示装置の製造方法 | |
| JP2002221916A (ja) | 表示装置及び表示装置の製造方法 | |
| JPS6351547B2 (ja) | ||
| US20230215851A1 (en) | Driving backplane, transfer method for light-emitting diode chip, display apparatus | |
| JP4367018B2 (ja) | 統合マスクの組立装置と組立方法。 | |
| JP2005042133A (ja) | 蒸着マスク及びその製造方法、表示装置及びその製造方法、表示装置を備えた電子機器 | |
| JP3994681B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
| JPH0493924A (ja) | 液晶表示装置 | |
| TWI679716B (zh) | 可撓性電子裝置之製造方法 | |
| JP2576640B2 (ja) | Ｐｌｚｔ表示ディバイスの製造方法 | |
| KR20040014309A (ko) | 액정 디스플레이 패널의 제조 방법 | |
| CN109449146A (zh) | 堆叠结构微型led显示器的制备方法 | |
| JP4096567B2 (ja) | 統合マスク、ならびに統合マスクを用いた有機ｅｌ素子の製造方法およびその製造装置 | |
| KR970003008B1 (ko) | 투사형 화상표시장치용 광로조절장치의 제조방법 | |
| KR100718141B1 (ko) | 임베드된 정렬 마크를 이용한 양면 식각 방법 | |
| CN113314654A (zh) | 发光基板及其制备方法、显示设备 | |
| JP2006049700A (ja) | 固体撮像装置の製造方法 | |
| US20230128274A1 (en) | Micro light emitting diode display device | |
| JPH01292316A (ja) | 熱圧着装置 | |
| JP2517984B2 (ja) | セラミックパッケ―ジの製法 | |
| US20220375895A1 (en) | Manufacturing method of display device and holding substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |