JPH03126341A - パス監視方法 - Google Patents
パス監視方法Info
- Publication number
- JPH03126341A JPH03126341A JP26555289A JP26555289A JPH03126341A JP H03126341 A JPH03126341 A JP H03126341A JP 26555289 A JP26555289 A JP 26555289A JP 26555289 A JP26555289 A JP 26555289A JP H03126341 A JPH03126341 A JP H03126341A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- section
- path
- path monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 30
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信装置内を通過するデジタル信号のパス監視
方法に関する。
方法に関する。
従来、この種のパス監視方法は、デジタル信号の余剰ビ
ットにパターンゼネレータにて作成したテストパターン
を挿入し、このテストパターンがパス監視区間の出力端
の監視点を通過するときこれを検知し、始めのテストパ
ターンとの一致、不一致を検出し、このパス監ｐＡ区間
の動作の良否を判定して監視していた。
ットにパターンゼネレータにて作成したテストパターン
を挿入し、このテストパターンがパス監視区間の出力端
の監視点を通過するときこれを検知し、始めのテストパ
ターンとの一致、不一致を検出し、このパス監ｐＡ区間
の動作の良否を判定して監視していた。
上述した従来のパス監視方法は、テストパターンの挿入
点および監視点にテストパターン作成回路を必要とする
ので、回路規模が大ぎくなるという欠点がある。
点および監視点にテストパターン作成回路を必要とする
ので、回路規模が大ぎくなるという欠点がある。
（課題を解決するための手段）
本発明のパス監視方法は、
余剰ビットを有するデジタル信号を処理する装置内のパ
ス監視方法において、 任意のパス監視区間に対し、その入力において前記デジ
タル信号の余剰ビットにその直前のデータを挿入し、 前記パス監視区間の出力では、前記挿入されたデータと
前記直前のデータとの比較を行い、これら二つのデータ
の一致、不−・致によりこのパス監視区間の動作の良否
を判定する。
ス監視方法において、 任意のパス監視区間に対し、その入力において前記デジ
タル信号の余剰ビットにその直前のデータを挿入し、 前記パス監視区間の出力では、前記挿入されたデータと
前記直前のデータとの比較を行い、これら二つのデータ
の一致、不−・致によりこのパス監視区間の動作の良否
を判定する。
このように、パス監視区間の入力において、デジタル信
号の余剰ビットにその直前のデータを挿入し、パス監視
区間の出力にてこの挿入されたデータと直前のデータと
を比較してその一致、不一致によりこのパス監視区間の
動作の良否を判定して監視する。
号の余剰ビットにその直前のデータを挿入し、パス監視
区間の出力にてこの挿入されたデータと直前のデータと
を比較してその一致、不一致によりこのパス監視区間の
動作の良否を判定して監視する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のパス監視方法の−・実施例のブ［］ツ
ク図である。
ク図である。
余剰ビットを有するデジタル信号がＤＩＮ（データ入力
）として入力端５から入力する。この余剰ビットがｎ（
整数）ビットであるとすると、ＤＩＮ入力をｎビットの
シフトレジスタ２によりｎビットシフトしてＤＤＩＮ（
ｉｌ延データ入力）を生成し、２−１セレクタ１に入力
する。２−１セレクタ１はこのＤＤＩＮ直萌の１．）
Ｉ Ｎ入力に続いてＤＤＩＮ入力を選択し、これをＤＩ
Ｎの余剰ビットに挿入してその直前のｎビットのＤＩＮ
データと等しくし、パス監視区間１０の入力端７に送り
出す。
）として入力端５から入力する。この余剰ビットがｎ（
整数）ビットであるとすると、ＤＩＮ入力をｎビットの
シフトレジスタ２によりｎビットシフトしてＤＤＩＮ（
ｉｌ延データ入力）を生成し、２−１セレクタ１に入力
する。２−１セレクタ１はこのＤＤＩＮ直萌の１．）
Ｉ Ｎ入力に続いてＤＤＩＮ入力を選択し、これをＤＩ
Ｎの余剰ビットに挿入してその直前のｎビットのＤＩＮ
データと等しくし、パス監視区間１０の入力端７に送り
出す。
入力端７から出力端８を経てパス監視区間１０を通過す
るｎビットＤＩＮ信号は、シフトレジスタ３によりｎビ
ットシフトされて遅延し、ＤＤＯｔＪＴ（デイレイデー
タ出力）と１ノでコンパレータ４に入力する。そして、
ＤＩＮ信号の余剰ビットに書き込まれ、出力端８をこの
Ｄ Ｄ ＯｔＪ工と同一時刻に通過する信号は直接コン
パレータ４に入力し、コンパレータ４によりＤＤＯＵＴ
信号との差異が比較される。
るｎビットＤＩＮ信号は、シフトレジスタ３によりｎビ
ットシフトされて遅延し、ＤＤＯｔＪＴ（デイレイデー
タ出力）と１ノでコンパレータ４に入力する。そして、
ＤＩＮ信号の余剰ビットに書き込まれ、出力端８をこの
Ｄ Ｄ ＯｔＪ工と同一時刻に通過する信号は直接コン
パレータ４に入力し、コンパレータ４によりＤＤＯＵＴ
信号との差異が比較される。
次に本実施例の動性を説明する。
パス監視区間１０の出力端８はパス監視区間１０の監視
点であって、ｎビットのＤＥＮ信号がｎビットのシフト
レジスタ３によりｎビットシフトされ、ｎビットの経過
時間遅延してコンパレータ４に送られ、コンパレータ４
はこれと後続のｎビットＤＤＩＮ信号のデータを比較し
、これらの一致、不一致によりパス監視区間１０の動作
の良否を検出し、パス監視区間１０を監視する。
点であって、ｎビットのＤＥＮ信号がｎビットのシフト
レジスタ３によりｎビットシフトされ、ｎビットの経過
時間遅延してコンパレータ４に送られ、コンパレータ４
はこれと後続のｎビットＤＤＩＮ信号のデータを比較し
、これらの一致、不一致によりパス監視区間１０の動作
の良否を検出し、パス監視区間１０を監視する。
以−ト説明したように本発明は、余剰ビットを有するデ
ータ入力信号の余剰ビット直前のデータＤＩＮをシフト
レジによりシフトし、余剰ビットに書込んでＤＤＩＮと
し、これらのＤＩＮとＤＤＩＮの２つのデータをパス監
視１３間を通過させ、このＤＩＮを別のシフトレジスタ
によりシフトして時間を遅らせ、後続のＤＤＩＮと同時
にコンパレータで受け、その一致、不一致を検出してパ
ス監視区間を監視することにより、データ信号を監視信
号に利用してパス監視装置を筒中化する効果がある。
ータ入力信号の余剰ビット直前のデータＤＩＮをシフト
レジによりシフトし、余剰ビットに書込んでＤＤＩＮと
し、これらのＤＩＮとＤＤＩＮの２つのデータをパス監
視１３間を通過させ、このＤＩＮを別のシフトレジスタ
によりシフトして時間を遅らせ、後続のＤＤＩＮと同時
にコンパレータで受け、その一致、不一致を検出してパ
ス監視区間を監視することにより、データ信号を監視信
号に利用してパス監視装置を筒中化する効果がある。
第１図は本発明のパス監視方法の一実施例のブロック図
である。 １・・・２−１セレクタ、 ２．３・・・シフトレジスタ、 ４・・・コンパレータ、 ５．７・・・入力端、 ６．８・・・出力端、 １０・・・パス監視区間、 ＤＤＩＮ・・・デイレイデータ入力、 Ｄ Ｄ ＯｔＪ Ｔ・・・デイレイデータ出力、ＤＩＮ
・・・データ入力、 Ｄ ＯＵ Ｔ・・・データ出力。 ＴＡＢ出願人 日木電気株式会社 イ（，１人 弁理士 内 原 ｙ繁
である。 １・・・２−１セレクタ、 ２．３・・・シフトレジスタ、 ４・・・コンパレータ、 ５．７・・・入力端、 ６．８・・・出力端、 １０・・・パス監視区間、 ＤＤＩＮ・・・デイレイデータ入力、 Ｄ Ｄ ＯｔＪ Ｔ・・・デイレイデータ出力、ＤＩＮ
・・・データ入力、 Ｄ ＯＵ Ｔ・・・データ出力。 ＴＡＢ出願人 日木電気株式会社 イ（，１人 弁理士 内 原 ｙ繁
Claims (1)
- 【特許請求の範囲】 １、余剰ビットを有するデジタル信号を処理する装置内
のパス監視方法において、 任意のパス監視区間に対し、その入力において前記デジ
タル信号の余剰ビットにその直前のデータを挿入し、 前記パス監視区間の出力では、前記挿入されたデータと
前記直前のデータとの比較を行い、これら二つのデータ
の一致、不一致によりこのパス監視区間の動作の良否を
判定することを特徴とするパス監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26555289A JPH03126341A (ja) | 1989-10-11 | 1989-10-11 | パス監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26555289A JPH03126341A (ja) | 1989-10-11 | 1989-10-11 | パス監視方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126341A true JPH03126341A (ja) | 1991-05-29 |
Family
ID=17418697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26555289A Pending JPH03126341A (ja) | 1989-10-11 | 1989-10-11 | パス監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03126341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8074344B2 (en) | 2007-06-27 | 2011-12-13 | Nidec Corporation | Method of manufacturing rotor holder |
-
1989
- 1989-10-11 JP JP26555289A patent/JPH03126341A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8074344B2 (en) | 2007-06-27 | 2011-12-13 | Nidec Corporation | Method of manufacturing rotor holder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1076216A (en) | Digital bit stream synchronizer | |
| US6982994B2 (en) | Synchronization correction circuit | |
| JPH03126341A (ja) | パス監視方法 | |
| GB2229613A (en) | Phase synchronization pull-in system in bit error detecting apparatus | |
| US4530095A (en) | Comparison of digital bit streams using modified parity | |
| JPS6284646A (ja) | デイジタル加入者線伝送品質の評価試験方式 | |
| JPH057230A (ja) | 同期データ・インターフエース回路 | |
| US7188290B2 (en) | Data alignment for telecommunications networks | |
| US4962509A (en) | Code violation detection circuit for use in AMI signal transmission | |
| JP2000068986A (ja) | 伝送システム | |
| JP2762941B2 (ja) | 背景雑音発生装置 | |
| JP3048504B2 (ja) | 信号検出回路及びフレーム同期回路 | |
| JPS62183637A (ja) | 時分割多重伝送装置 | |
| JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 | |
| JP2684466B2 (ja) | フレーム同期判定回路 | |
| JPS60235548A (ja) | 信号フレ−ムの伝送方式 | |
| US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
| JP2774318B2 (ja) | 伝送制御信号検出装置およびその制御方法 | |
| CN111865406A (zh) | 一种链路检测方法及系统 | |
| JPH10187585A (ja) | アドレスワード判定用電子回路構成 | |
| JP2869284B2 (ja) | シグナリング信号誤り保護回路 | |
| JPH066364A (ja) | 拡張ボード実装の自動認識方法 | |
| JPH10322321A (ja) | 伝送装置の保護回路 | |
| JPS63262938A (ja) | 高速同期回路 | |
| JPS61147629A (ja) | パタ−ン検出回路 |