JPH03120859A

JPH03120859A - 半導体集積回路

Info

Publication number: JPH03120859A
Application number: JP1260421A
Authority: JP
Inventors: Hirohisa Imamura; 浩久今村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-10-04
Filing date: 1989-10-04
Publication date: 1991-05-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体集積回路に関し、特に各機能ブロックへ
の電源供給が集積回路の外部端子から制御可能な半導体
集積回路に関する。

〔従来の技術〕

近年の半導体の集積技術の発達はめざましいものがあり
、それにともない半導体集積回路の回路規模の増大、配
線バター／の微細化が進んでいる。

また相補型金属酸化膜（以下ＣＭＯ８と記す）半導体集
積回路の普及により半導体集積回路の消費電流は著しく
減少している。この消費電流としては、製品の動作時に
電源−ＧＮＬ）間に流れる電源電流と製品の待機状態に
電源−ＧＮＬ）間に流れる電源リーク電流がある。この
電源リーク電流は本来ゼロであるべきものであシ、製品
の開発段階で頻繁に問題になシ、また量産されている製
品の歩留に大きく影響を及ぼす製品の品質を判断する一
つの重要な電気特性項目となっている。従来の半導体集
積回路において、特に電源・ＧＮＬ）配線の引き回しに
関しては統一した基準はなく、レイアウト作業者の個人
的判断に委ねられ、いかに効率よく配線を引き回すかに
注意が払われていた。通常第９図に示すように１本の電
源・ＧＮＬ）配線に各機能ブロックがぶら下がる形をと
っている場合が多かった。

電源リーク電流が多い原因としては、待機状態で内部ゲ
ート出力がハイインピーダンス状態になシ、後段のゲー
ト入力が中間レベルになることにより貫通電流を誘発す
るような回路設計上の問題、トランジスタのチャンネル
幅が許容寸法より小さスキてトランジスタのソース・ド
レイン間でバンチスルーを起むしてしまうようなマスク
パターン上の問題、拡散ラインの汚染等によシジャンク
ションリークが発生する拡散上の問題、ウェハーの欠陥
によるもの等の様々な原因が考えられる。また、それら
の複数の原因によって起こる場合もある。

製品の開発段階、量産段階で実際に電源リーク電流の問
題が生じた場合、先ずそのリークが回路設計・マスク設
計上等の問題による必然的なものか、拡散・ウェハー欠
陥等の突発的なものなのかを判断する必要があり、先ず
リーク発生源を突き止める必要がある。

〔発明が解決しようとする課題〕

今日のように回路規模が増大し複雑にな）、配線パター
ンが微細化されていると、回路図・レイアウト図をチエ
ツクして電源リーク電流の原因を突き止めるのは非常に
膨大な時間がかがシ、原因が判明できない場合も有９得
る。従来技術のように１本の電源・ＧＮＤ配線に複数の
機能ブロックがぶら下がっていると、各機能ブロックの
電源配線あるいはＧＮＬ）配線を切断し機能ブロック毎
に分離してリーク発生源をある程度の領域に絞９込むと
いった解析作業も、電源・ＧＮＤ端子から最も離れた機
能ブロックから電源配線あるいはＧＮＩ）配線を切断し
て行かなければならず、複数回の切断作業が必要となる
ため時間がかかシ、配線パターンが微細化してくること
Ｋよυ作業がさらに困難になる。以上のように、電源リ
ーク電流の問題は非常に頻繁に発生するにも関わらず、
従来の半導体集積回路は、−旦電源リーク電流が発生す
るとその原因解明に非常に膨大な時間を費やさねばなら
ないという大きな問題がある。

本発明の目的は、回路を構成する複数の機能ブロック毎
の電源リーク電流が容易に測定することが可能な半導体
集積回路を提供することＫある。

〔課題を解決するための手段〕

本発明の半導体集積回路は、各々が異なった接続手段に
よシミ源と接続された複数の独立した機能ブロックと、
前記複数の機能ブロックのうち所望の機能ブロックだけ
前記接続手段により電源と接続させる制御信号をデータ
信号に応答して発生する手段と、通常モード時には前記
制御信号に関係なく前記複数の機能ブロックと電源とを
すべて接続させ解析モード時には前記制御信号を前記複
数の機能ブロックに供給する手段とを有することを特徴
とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を説明するための回路であシ
、半導体集積回路の内部を示している。

本実施例はＰ型基板上にＮ型のウェルをつく）こんだ場
合の半導体集積回路について考えられた回路図であり、
ＧＮＩ）が基板電位であシ、各機能ブロックの電源配線
は独立に施されている。

最初に第１図の回路構成を説明する。電源ＩＪ−り電流
の解析を必要とする時、電源リーク電流解析モード切シ
換え信号発生部１０１への解析モード設定信号の入力を
特定の状態に設定することによシ、切シ換え信号発生部
１０１は電源リーク電流解析モード切シ換え信号１０７
を発生する。また外部端子１０２〜１０５より人力され
るデータは各機能ブロックの電源供給制御信号発生部１
０６に入力され、それぞれ制御信号１１０〜１１３とし
て出力される。

切シ換え信号発生部１０１よシ出力される切シ換え信号
１０７はＮチャンネルトランジスタ１１４〜１１７に入
力され、制御信号１３０〜１３３をＧＮｌ）レベルに固
定するか否かを制御する。また切シ換え信号１０７はイ
ンバーター１０８へも入力され、インバーター１０８の
出力信号１０９はトランスファーゲート１１８〜１２１
へ入力されて、各機能ブロックの電源供給制御信号発生
部１０６の出力信号１１０〜１１３を制御信号１３０〜
１３３へ伝達するか否かを制御する。

各機能ブロック１２６〜１２９に接続されている電源配
線・ＧＮＬ）配線は各々独立に施され、各機能ブロック
電源側にＰチャンネルトランジスタ１２２〜１２５が直
列に接続されて、制御信号１３０〜１３３によってＰチ
ャンネルトランジスタ１２２〜１２５の導通、非導通が
制御される。機能ブロック間の信号は第２図に示すよう
にＰチャンネルトランジスタ５０５．Ｎチャンネルトラ
ンジスタ５０７あるいはインバータ５０９，５１０で構
成すれるようなラッチによって一定のレベルに固定され
るため、機能ブロックの電源供給が遮断されても機能ブ
ロック間の信号が中間レベルになることはない。

次に本実施例の動作について説明する。通常動作時には
、切シ換え信号発生部１０１よ多出力される切シ換え信
号１０７が「１」となるように入力信号を設定しておく
。その時インバータ１０８の出力信号１０９は「０」と
なシ、Ｎチャンネルトランジスタ１１４〜１１７は導通
状態、トランスファーゲート１１８〜１２１は非導通状
態となる。

よって電源供給制御信号１１０〜１１３は制御信号１３
０〜１３３に伝達されず、制御信号１３０〜１３３は「
０」に固定される。制御信号１３０〜１３３は、機能ブ
ロック１２６〜１２９に直列に接続されたＰチャンネル
トランジスタ１２２〜１２５に入力されているため、Ｐ
チャンネルトランジスタ１２２〜１２５は導通状態とな
シ機能ブロック１２６〜１２９へ電源供給が行われる。

次に電源リーク電流の解析を必要とする時、切り換え信
号発生部１０１に対しである特定の解析モード設定信号
が与えられると、切シ換え信号発生部１０１よ多出力さ
れる切シ換え信号１０７が「Ｏ」となる。その時インバ
ータ１０８の出力信号１０９は「１」となり、Ｎチャン
ネルトランジスタ１１４〜１１７は非導通状態、トラン
スファーゲート１１８〜１２１は導通状態となる。よっ
て制御信号１３０〜１３３の「０」への固定は解除され
、電源供給制御信号１１０〜１１３が制御信号１３０〜
１３３へ伝達されるため、制御信号１３０〜１３３の値
によって機能ブロック１２６〜１２９は電源供給が行わ
れるか否かが制御される。

次に電源リーク電流解析モード切シ換え信号発生部と各
機能ブロックの電源供給制御信号発生部の一実施例を第
３図に示し、解析モード設定信号としての３つの制御信
号ＲＤ、ＷＪＣＥの論理レベルと回路の状態を第４図に
示す。同図の（１）〜（３）の場合の回路動作を順次説
明していく。

（１）　　ＲＬ）、ＷＪＣＥカｒｏｊ　、　ｒｌｊ　、
　ｒＯＪ（７）場合インバータ３０９，３１０，３１１
，３１２の出力はｒｌｊ　、　ｒＯＪ　、　ｒｌｊ　、
　ｒＯＪとなシ、ＮＡＮＤゲート３１３，３１４，３１
５の出力は「０」。

ｒｌＪ　、ｒｌＪ、さらにインバータ３１６，３１７゜
３１８の出力はｒｌＪ　、　ｒＯＪ　、　ｒｏｊ　とな
る。従って、電源リーク電流解析モード切少換え信号１
０７は「１」であり通常動作モードの設定となり、Ｆ／
Ｆ　３２６から１源供給制御信号１１０は出力されない
。またクロックドインバータ３２５がハイインピーダン
ス状態となるため内部の動作結果を示すデータＤ１〜１
）４の読み出し状態となる。

（２）　　ＲＬ）、ＷＲ，ＣＥがｒｘＪ　、　ｒｏｊ　
、　ｒＯＪの場合インバータ３０９，３１０，３１１，
３１２の出力はｒＯＪ　、　ｒｌＪ　、　ｒｌＪ　、　
ｒＯＪとなり、ＮＡＮＬ）ゲー）　３１３，３１４，３
１５の出力は「１」。

ｒＯＪ　、ｒｌＪ、さらにインバータ３１６，３１７゜
３１８の出力はｒＯＪ　、　ｒｌＪ　、　ｒＯＪ　とな
る。従って、電源リーク電流解析モード切り換え信号１
０７は［１コであり通常動作上−ドの設定とな、９、Ｆ
／Ｆ３２６から電源供給制御信号１１０は出力されない
。またクロックドインバータ３２４がハイインピーダン
ス状態となるためデータＤ１〜Ｄ４の内部への書き込み
状態となる。

（３）　　Ｒ１）　、　ＷＲ，ｅＥカｒＯＪ　、　ｒｏ
ｊ　、　ｒｌＪ　１７）場合インバータ３０９，３１０
，３１１，３１２の出力はｒｌｊ　、　ｒｌＪ　、　ｒ
ＯＪ　、　ｒｌＪとなυ、ＮＡＮＤゲート３１３，３１
４，３１５の出力は「１」。

ｒｌＪ　、ｒＯＪ、さらにインバータ３１６，３１７゜
３１８の出力はｒＯＪ　、　ｒＯＪ　、　ｒｌｊ　とな
る。従って、電源リーク電流解析モード切シ換え信号１
０７は「０」であり電源リーク電流解析モードの設定と
なｆｉ、Ｆ／Ｆ３２６から電源供給制御信号１１０が出
力される。クロックドインバータ３２４，３２５はとも
にハイインピーダンス状態となるため、内部の動作結果
を示すデータＤ１〜Ｄ４の読み出し及びデータＤ１〜Ｄ
４の内部への書き込みは停止される。

破線で囲まれたブロック３２１〜３２３内の回路動作も
前述と同様であることは言うまでもない。

次に、具体的に解析モード設定信号としてのＲＬ）、Ｗ
Ｒ，ＣＥ傷信号びデータＬ）ｌ、Ｄ２．Ｌ）３゜Ｄ４を
用いて各機能ブロックごとの電源リーク電流解析につい
て第５図を参照しながら説明する。

まず、上述したように、ＲＬ）、ＷＲ，ＣＥ傷信号ｒＯ
Ｊ　、　ｒｏｂ’、　ｒｌＪと設定することにより、電
源リーク電流解析モードとする。この解析モード状態に
おいて、第５図に示すようにデータＤ１．Ｄ２゜１）３
．、Ｄ４のレベルを設定することに第１図に示す機能ブ
ロック１２６〜１２８の４つのうちどれに電源供給が行
なわれるか選択することが可能となる。例えば、Ｄ１〜
Ｄ４のデータをｒｏｊ　、　ｒｌｊ　。

ｒｌＪ　、　ｒｌＪと設定することによシ機能ブロック
１のみに電源供給が行なわれ、もしリーク電流がこのブ
ロックに発生していれば、容易にリーグ発生源が発見で
きることになる。

以上よシ、本実施例によって制御信号の論理レベルの組
合せで解析モード切シ換え信号を発生させ、外部より各
機能ブロックの電源供給の制御を行うことができ、容易
にリーク電流発生源を発見できる。

第６図は本発明の第２の実施例を説明するための回路図
でちゃ、半導体集積回路の内部を示している。第２の実
施例はＰ型基板上にＮ型のウェルを作りこんだ場合の半
導体集積回路について考えられた回路図であｐＧＮＬ）
が基板電位とな夛、各機能ブロックの電源配線がそれぞ
れ別々に施されている。

最初に第６図の回路構成を説明する。電源リーク電流の
解析を必要とする時、電源リーク電流解析モード切シ換
え信号発生部２０１への入力を特定の状態に設定するこ
とにより、切シ換え信号発生部２０１より電源リーク電
流解析モード切り換え信号２０５が発生する。また外部
端子２０２゜２０３よ少入力されるデータは各機能ブロ
ックの電源供給制御信号発生部２０４に入力され、制御
信号２０６〜２０９として出力される。

切シ換え信号発生部２０１よシ出力される切シ換え信号
２０５はＰチャンネルトランジスタ２１０〜２１３に入
力され、制御信号２２６〜２２９を電源へバイアスする
か否かを制御する。また切シ換え信号２０５はトランス
ファーゲート２１４〜２１７へ入力されて、各機能ブロ
ックの電源供給制御信号発生部２０４の出力信号２０６
〜２０９を制御信号２２６〜２２９へ伝達するか否かを
制御する。

各機能ブロック２２２〜２２５の電源配線及びＧＮＰ配
線はそれぞれ別々に施され、各機能ブロックのＧＮＤ＠
にＮチャンネルトランジスタ２１８〜２２１が直列に接
続されて、制御信号２２６〜２２９によってＮチャンネ
ルトランジスタ２１８〜２２１の導通、非導通が制御さ
れる。機能ブロック間の信号は第１の実施例と同様に、
第２図に示すようなＰチャンネルトランジスタ５０５　
、Ｎチャンネルトランジスタ５０７あるいはインバータ
５０９，５１０で構成されるようなラッチによって一定
のレベルに固定されるため、機能ブロックの電源供給が
遮断されても機能ブロック間の信号が中間レベルになる
ことはない。

次に第２の実施例の動作について説明する。通常動作時
には、切シ換え信号発生部２０１よシ出力される切９換
え信号２０５が「０」となるように入力信号を設定して
おく。その時Ｐチャンネルトランジスタ２１０〜２１３
は導通状態、トランスファーゲート２１４〜２１７は非
導通状態となる。

よって電源供給制御信号２０６〜２０９は制御信号２２
６〜２２９に伝達されず、制御信号２２６〜２２９は「
１」に固定される。

制御信号２２６〜２２９は、機能ブロック２２２〜２２
５に直列に接続されたＮチャンネルトランジスタ２１８
〜２２１に入力されているため、Ｎチャンネルトランジ
スタ２１８〜２２１は導通状態となり機能ブロック２２
２〜２２５へ電源供給が行われる。

次に電源リーク電流の解析を必要とする時、切シ換え信
号発生部２０１に対しである特定の解析モード設定信号
が与えられると、切シ換え信号発生部２０１より出力さ
れる切シ換え信号２０５が「１」となる。その時Ｐチャ
ンネルトランジスタ２１０〜２１３は非導通状態、トラ
ンスファーゲート２１４〜２１７は導通状態となる。よ
って制御信号２２６〜２２９の「１」への固定は解除さ
れ、電源供給制御信号２０６〜２０９が制御信号２２６
〜２２９へ伝達されるため、制御信号２２６〜２２９の
値によって機能ブロック２２２〜２２５は電源供給が行
われるか否かが制御される。

次に各機能ブロックの電源供給制御信号発生部の実施例
を第７図に示す。外部端子２０２，２０３よ少入力され
るデータ信号Ｌ）１．Ｌ）２は各機能ブロックの電源供
給制御信号発生部２０４へ入力され、ＤＩ、Ｄ２のデー
タがデコードされる。そのデコーダによって、電源供給
制御信号２０６〜２０９の一本が選択されて「１」とな
る。

本実施例によれば、データ信号入力端子はＬ）１及びＤ
２の２つだけですみ、第８図に示すようなデータ信号１
）１．Ｄ２の組合せにより、機能ブロック２２２〜２２
５の４つのブロックのうち１つだけに電源供給が行われ
て、機能ブロック単位のリーク電流を解析するのであれ
ば、本実施例のように、１つの機能ブロックに電源を供
給すればよく、入力端子及びデータ信号が少なくなると
ゆう効果を有する。

以上より、本実施例によって２つの制御信号の論理レベ
ルの組合せで解析モード切シ換え信号を発生させ、外部
より各機能ブロックの電源供給の制御を行うことができ
る。

〔発明の効果〕

以上説明したように本発明は、半導体集積回路を構成す
る複数の機能ブロック毎に別々の電源・ＧＮＤ配線を施
し、回路内部に電源リーク電流解析モード切り換え信号
を発生させる手段と解析モード時に各々の機能ブロック
への電源供給を遮断するか否かを外部よシ制御可能にさ
せる手段とを持つことにより、製品の開発時・量産時に
電源リーク電流の問題が発生した場合、回路の通常使用
している端子から特定の信号を入力することにより回路
内部を電源リーク電流解析モードに切シ換え、回路を構
成する複数の機能ブロックの各機能ブロック毎の電源リ
ーク電流を容易に測定できる。

そのためリーク発生源のブロック単位での絞シ込みが非
常に容易にしかも短時間で行えるという大きな効果があ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するための回路図
、第２図は本発明の各機能ブロック間を示す回路図、第
３図は第１図における電源リーク電流解析モード切シ換
え信号発生部と各機能ブロックの電源供給制御信号発生
部の一例を示す回路図、第４図は入力信号と回路状態を
示す図、第５図はデータと機能ブロックの電源供給の関
係を示す図、第６図は本発明の第２の実施例を説明する
ための回路図、第７図は第６図における各機能ブロック
の電源供給制御信号発生部の一例を示す回路図、第８図
はデータと機能ブロックの電源供給の関係を示す図、第
９図は従来例を説明するためのブロック図である。１０１　、２０１・・・電源リーク電流解析モード切シ
換え信号発生部、１０２〜１０５・・・外部端子、１０
６．２０４・・−各機能ブロックの電源供給制御信号発
生部、１０７，２０５・・・電源リーク電流解析モード
切シ換え信号、１１０〜１１３・・・各機能ブロックの
電源供給制御信号発生部の出力信号、１１４〜１１７・
・・ＧＮＩ）へのバイアス制御用Ｎチャンネルトランジ
スタ、２１０〜２１３・・・電源へのバイアス制御用Ｐ
チャンネルトランジスタ、１２２〜１２５・・・電源供
給制御用Ｐチャンネルトランジスタ、２１８〜２２１・
・・電源供給制御用Ｎチャンネルトランジスタ、１２６
〜１２９，２２２〜２２５・・・機能ブロック、１３０
〜１３３，２２６〜２２９・・・各機能ブロックの電源
供給制御信号、１１８〜１２１，２１４〜２１７・・・
トランスファーゲート、１０８，３０９〜３１２，３１
６〜３１８，４０４〜４０７，５０９，５１０・・・イ
ンバータ、３１３〜３１５・・・ＮＡＮＤゲート、３２
４．３２５・・・クロックドインバータ、３２６・・・
７リツプ・フロップ、４０８〜４１１・・・ＮＯＲゲー
ト、５０４，５０６，５０８・・・機能ブロック間信号
。

Claims

【特許請求の範囲】

各々が異なった接続手段により電源と接続された複数の
独立した機能ブロックと、前記複数の機能ブロックのう
ち所望の機能ブロックだけ前記接続手段により電源と接
続させる制御信号をデータ信号に応答して発生する手段
と、通常モード時には前記制御信号に関係なく前記複数
の機能ブロックと電源とをすべて接続させ解析モード時
には前記制御信号を前記複数の機能ブロックに供給する
手段とを有することを特徴とする半導体集積回路。