JPH03113912A - 比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子回路の要素である比較回路の改良に関す
る。本発明はヒステリシスを可変する比較回路に関する
。

〔ヰ既要〕

二つの入力の電圧を比較してこの二つの入力のいずれの
電圧が高いかにより異なる２値の出力を発生する比較回
路において、 それぞれ二つの入力が与えられる２個の半導体スイッチ
素子を流れる電流の和を一定にし、かつその電流の分流
値を切換回路により変更することにより、 ヒステリシスの大きさを可変にした比較回路を提供する
ものである。

〔従来の技術〕

比較回路の二つの入力の一方に基準電圧を与え、他方に
被比較入力信号を与え、その入力信号が基準電圧を越え
るか否かを出力に２値信号として送出する回路であって
、電子回路の要素として広く利用されている。従来から
比較回路にはヒステリシスを設定する技術が知られてい
る。すなわち、入力信号が基準電圧を上回ると出力は反
転するが、いったん反転するとこれが再度反転するには
、入力信号が単にその基準電圧を下回るだけでなく、あ
る値をもって深く下回るときにはじめて再度反転するよ
うになっている。このヒステリシス特性を設けることに
より、入力信号の小さい変化に応じて出力が目まぐるし
く反転を繰り返すことを避けて安定が出力を得ることが
できる。

従来回路では、このために、それぞれの制御電極（ベー
ス電極またはゲート電極）がそれぞれ入力に接続された
二つの半導体スイッチ素子を用い、それぞれの入力電極
（エミッタ電極またはソース電極）および出力電極（コ
レクタ電極またはドレイン電極）の電流を相補的に接続
し、この二つの半導体スイッチ素子の相互間に弱い正帰
環を施すように接続されている。

〔発明が解決しようとする課題〕

しかし、従来回路ではこのヒステリシス特性は固定的で
ある。したがって、比較しようとする入力信号に雑音が
多い場合も雑音がほとんどない場合も等しいヒステリシ
ス特性であり、入力信号に適応してヒステリシス特性を
変更することができなかった。

一般に、比較回路の比較特性を正確にするにはヒステリ
シス特性は浅い方がよく、また信号に雑音が多く含まれ
るような場合には、比較特性を多少犠牲にしてもヒステ
リシス特性を深くして、雑音に応動して出力がはげしく
変化することを避けることが有利である。本発明はこの
点に着目したもので、ヒステリシス特性を可変に設定す
ることができる比較回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、それぞれの制御電極がそれぞれ入力に接続さ
れた二つの半導体スイッチ素子と、定電流回路と、二つ
の半導体スイッチ素子のそれぞれの入力電極および出力
電極の間の電流の和を形成しその電流の和が定電流回路
に接続された抵抗分流回路とを備え、二つの半導体スイ
ッチ素子の相互間に弱い正帰環が施された比較回路にお
いて、抵抗分流回路を異なる抵抗値について複数個設け
、この複数個の抵抗分流回路を選択して利用する切換回
路を備えたことを特徴とする。

〔作用〕

定電流回路により、二つの半導体スイッチ素子を通過す
る電流の和は常に一定である。抵抗分流回路はこの二つ
の半導体スイッチ素子の各電流の分担割合いを決めてい
る。したがってこの抵抗分流回路の値を変更すると、一
つの安定状態における半導体スイッチ素子の電流分担が
変わり、等測的に正帰ｉｔが変化する。したがってヒス
テリシスを変更することができる。

〔実施例〕

次に本発明の実施例を図面を参照して説明する。

第１図は、本発明一実施例のブロック構成図である。本
図において、入力端子ＰＩ、Ｐ２にはそれぞれ被比較入
力信号である入力端子Ｖｌｈ　　と、基準電圧Ｖ　ｒ　
＊　ｆ　とがそれぞれ入力し、このそれぞれがその制御
電極に接続される二つの半導体スイッチ素子であるトラ
ンジスタＱ、と０□と、定電流回路２Ｉ１）．　　とが
ある。さらにこのトランジスタＱ、　、Ｑ、のそれぞれ
の入力電極および出力電極の間の電流ｉ、と１２との和
を形成しその電流の和が定電流回路２Ｉ１）．に接続さ
れた抵抗分流回路ＲＣを備え、コレクタ回路が交叉接続
された他の二つのトランジスタＱ３とＱ４　とにより、
トランジスタＱ、　　とＱ２　とのエミッタ間には弱い
正帰環が施されている。これにより出力端子Ｐ３とＰ４
とからは、それぞれトリが信号Ｖ。またはＶ。が互いに
反転するように送出される。

ここで本発明の特徴とするところは、前記抵抗分流回路
ＲＣは、互いに異なる抵抗値の複数の抵抗器ｒ、ないし
ｒ、、を設け、この抵抗器によってそれぞれ構成される
複数の単位回路のひとつを、切換回路ＳＣの複数のスイ
ッチＳ１ないしＳ１、により選択的に利用する構成とな
っていることにある。このように切換回路により抵抗分
流回路ＲＣのとる抵抗値すなわち前記トランジスタＱ１
　とＱ２との正帰環電流を制御することにより、トリガ
信号Ｖ。とＶ。との反転点を決定するヒステリシス特性
を制御できる。

第２図は、本実施例の比較回路の比較出力のヒステリシ
ス特性の説明図である。

本図で、横軸は入力電圧Ｖ　ｉ　ｎをとっている。基準
電圧をＶ　ｒｅｆ　とし、Ｖｉｈが増大すると、基準電
圧Ｖ　ｒ　＠　ｆをΔＶ、だけ過ぎた点で、縦軸に沿っ
てトリガ出力“１”を送出する。この状態で入力端子Ｖ
１、、が減少すると基準電圧Ｖ　ｒ　＊　ｆと等しくな
っても、トリガ出力は“１”のままであり、基準電圧Ｖ
　ｒ　ｓ　ｆより一Δｖｌだけ減少した点でトリガ出力
はＩＩＱＩＩとなり、ヒステリシス特性が与えられる。

このヒステリシス特性を示す電圧幅２Δｖ、および２Δ
ｖ２の値は、前記切換回路で選択される前記抵抗分流回
路の抵抗値によって決定される。

次に、第１図に示す各信号を用いて本実施例の動作を説
明する。

いま、トランジスタ０．とＱ２とのそれぞれのエミッタ
間の抵抗値をＲ２とすると、前記電流１１と１２は 一方、半導体スイッチＱ３、Ｑ、に対する定電流回路２
Ｉ２　により １＊＋ｔ、＝２Ｌ 一般に第１図において、各抵抗器Ｒ１いＲ，ｂ。

Ｒ２ａｓ　Ｒ２ｂ、Ｒ３ａ、Ｒ３ｂにおいて、その各抵
抗値は、 Ｒ，、＝Ｒ，，＝Ｒ，、Ｒ，、＝Ｒ，ｂ＝Ｒ２、Ｒ３−
＝　Ｒ３ｂ　＝　Ｒ３ であるから、 Ｖ＋　＝　Ｖｃｃ　　（ｒ　ｌｒ　ｓ）　Ｒ２ｖｚ＝Ｖ
ｃｃ−（Ｌ−ｉｓ）Ｒ２ Ｖｏ”　Ｖｃｃ　　（１４＋　１６）　ＲＶ　ｏ　＝　
　Ｖｃｃ　　　　（Ｉ　　ａ　＋　　Ｉ　　ｓン　Ｒｌ
Ｖ、−Ｖ。

Ｖｏ　Ｖ２ の関係が成立する。

いて解くと これらを電圧Ｖ１ ２ につ ここで、半導体スイッチＱ３、Ｑ、は、それぞれオンか
オフかいずれかの状態をとるので、１３、■、はそれぞ
れ０か２Ｉ２のどちらかである。

すなわち、１３＝０とすると、 １ｎ＝２Ｌ であるから、 半導体スイッチＱ、をオフからオンにするためにはＶ　
ｒ　＝　Ｖ　２にならなければならない。

ｉ、＋１ｚ＝２Ｉ＋だから （Ｒ４Ｐ＋　　ＲＩＲ２Ｒ２Ｒ３）ＩＩ＋ＲＩＲ２・２
Ｉ１）２つぎに　Δｉ＋＝１．−ｉ。

とすると、この電流分Δ１１は次式で表される。

一方、 Ｖ＋−＝（ｉｔ　　　ＩＩ）Ｒ，、＋Ｖｒｅｒなので入
力ヒステリシス幅をＶ□１．とすると、ＶＨＹＳ　＝２
Δ１１・Ｒ６ となる。

したがって切換回路ＳＣの各スイッチＳ１．５２Ｓｏを
選択的に閉成することにより抵抗値ＲＥを切り換えこと
で入力ヒステリシス幅ｖ０１．を変化させることができ
る。

すなわち スイッチＳ１のみをオンとし、その他のスイッチをオフ
にすると Ｒｇ＝２ｒ となり、 スイッチＳ２のみをオンとし、その他のスイッチをオフ
にすると Ｒｉ＝２ｒ２ となり、以下同様に スイッチＳ１のみをオンとし、その他のスイッチをオフ
とすると Ｒｉ＝２ｒｉ となる。

このように、スイッチＳ１ないしＳ、、を選択的に切換
えることにより ヒステリシス幅Ｖｕｖｓ＝２Δ１１・Ｒ２を所望のもの
に変化させることができる。

第３図は、第３図（ａ）に示す入力波形Ｗｉ１１に対し
て、二つのヒステリシスの値ＨＹＳＩとＨＹ’Ｓ２とを
それぞれ選択的に切り換えた場合のトリガの出力波形を
示す図である。

第３図（ｂ）はヒステリシス値ＨＹＳ１を選択した場合
であり、第３図（Ｃ）はヒステリシス値ＨＹＳ　２を選
択した場合である。ヒステリシス値ＨＹＳＩを選択した
場合は、入力波形に対して比較特性の近似度はよいが、
トリガ反転の頻度が大きく、安定化にかける。第３図（
Ｃ）では逆に比較特性の近似度はわるいが、安定性はよ
い。

〔発明の効果〕

以上説明したように、本発明によれば、入力信号に混入
する雑音の度合に応じて、雑音が大きいときにはヒステ
リシスを深くして安定な比較出力を得て、雑音が小さい
ときには、ヒステリシスを浅くして精度のよい比較出力
を得る回路を簡単な構成で実現できる。

【図面の簡単な説明】

第１図は本発明一実施例のブロック構成図。 第２図は比較出力のヒステリシス特性の説明図。 第３図は実施例の出力波形説明図。 ＨＹＳ　１、ＨＹＳ２・・・ヒステリシス値、１１〜ｉ
、・・・電流および電流値、Ｉ、　、Ｉ、・・・電流値
、ｐ、　、ｐ、・・・入力端子、Ｒ３、Ｒ４・・・出力
端子、Ｑ＋　〜Ｑａ　”・ｌ’ランジスタ、Ｒ１ａ　％
　Ｒ＋　ｂ、Ｒ２ａｚＲ２ｂ、Ｒ３ａＳＲ，、、ｒ１〜
ｒ、、・・・それぞれ抵抗器と抵抗値、Ｒ，、Ｒ２、Ｒ
，・・・抵抗値、ＲＥ・・・トランジスタＱ、　、Ｑ２
のエミッタ間の抵抗値、ＲＣ・・・抵抗分流回路、８１
〜Ｓ７・・・スイッチ、ＳＣ・・・切換回路、２Ｉ１）
＋　　　２Ｉ１）２・・・定電流回路、Ｖ　Ｉ　Ｒ・・
・入力端子、Ｖｒｌ・・・基準電圧、Ｖ、　、Ｖ。 ・・・トリガ信号。

Claims (1)

1. 【特許請求の範囲】 １、それぞれの制御電極がそれぞれ入力に接続された二
   つの半導体スイッチ素子（Ｑ＿１、Ｑ＿２）と、定電流
   回路（２Ｉ＿１）と、 前記二つの半導体スイッチ素子（Ｑ＿１、Ｑ＿２）のそ
   れぞれの入力電極および出力電極の間の電流（ｉ＿１、
   ｉ＿２）の和を形成しその電流の和が前記定電流回路に
   接続された抵抗分流回路と を備え、 前記二つの半導体スイッチ素子の相互間に弱い正帰環が
   施された比較回路において、 前記抵抗分流回路を異なる抵抗値について複数個設け、
   この複数個の抵抗分流回路を選択して利用する切換回路
   を備えた ことを特徴とする比較回路。