JPH03113664A - シリアル送信制御装置 - Google Patents
シリアル送信制御装置Info
- Publication number
- JPH03113664A JPH03113664A JP1254298A JP25429889A JPH03113664A JP H03113664 A JPH03113664 A JP H03113664A JP 1254298 A JP1254298 A JP 1254298A JP 25429889 A JP25429889 A JP 25429889A JP H03113664 A JPH03113664 A JP H03113664A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- reference value
- fifo memory
- dma controller
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 19
- 238000012544 monitoring process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリアル送信制御装置に関して、特にＤＭＡ
コントローラがＦＩＦＯメモリにデータを転送する際の
転送手順に関する。
コントローラがＦＩＦＯメモリにデータを転送する際の
転送手順に関する。
従来、この種のシリアル送信制御装置では、外部メモリ
からＦＩＦＯメモリにデータを転送する場合には、外部
装置からＤＭＡ転送するデータのバイト数を、あらかじ
めＤＭＡコントローラにセットしておく。
からＦＩＦＯメモリにデータを転送する場合には、外部
装置からＤＭＡ転送するデータのバイト数を、あらかじ
めＤＭＡコントローラにセットしておく。
ＤＭＡが起動されると、ＤＭＡＩントローラはシステム
・バスをホールドして、ＤＭＡ転送を開始する。このと
き、転送されるデータ数はあらかじめＤＭＡコントロー
ラにセットされているバイト数分だけであった。
・バスをホールドして、ＤＭＡ転送を開始する。このと
き、転送されるデータ数はあらかじめＤＭＡコントロー
ラにセットされているバイト数分だけであった。
上述した従来のシリアル送信制御装置では、ＤＭＡ転送
を開始しようとしたとき、ＦＩＦＯメモリにＤＭＡされ
るデータのバイト数は、あらかじめＤＭＡコントローラ
にセットされている数だけとなっているので、ＦＩＦＯ
メモリにＤ Ｍ Ａ 転送されるデータ数以上に空きが
ある場合には、ＤＭＡコントローラが１度ＤＭＡ転送を
終了して、また改めてシステム・バスをホールドするま
でに時間がかかり、またシリアル送信部分においてアン
ダーラン・エラーが発生しやすいという欠点がある。
を開始しようとしたとき、ＦＩＦＯメモリにＤＭＡされ
るデータのバイト数は、あらかじめＤＭＡコントローラ
にセットされている数だけとなっているので、ＦＩＦＯ
メモリにＤ Ｍ Ａ 転送されるデータ数以上に空きが
ある場合には、ＤＭＡコントローラが１度ＤＭＡ転送を
終了して、また改めてシステム・バスをホールドするま
でに時間がかかり、またシリアル送信部分においてアン
ダーラン・エラーが発生しやすいという欠点がある。
上述したシリアル送信制御装置は、ＦＩＦＯメモリ、Ｄ
ＭＡコントローラ、ンリアル送信手段により構成される
シリアル送信制御装置において、あらかじめ指定された
ＤＭＡサイズ分を外部メモリからＦＩＦＯメモリにＤＭ
Ａ転送する場合に、前記ＦＩＦＯメモリのデータの空き
数を監視するＦＩＦＯメモリ監視手段と前記空き数とあ
らかじめ設定された基準値により前記ＤＭＡコントロー
ラを制御する手段を有し、ＤＭＡが起動されたのち、Ｄ
ＭＡコントローラがバスを獲得する毎に、前記ＦＩＦＯ
メモリ監視手段により検出されたデータの空き数と前記
あらかじめ設定された基準値を比較し、前記空き数が前
記基準値以上の場合には、前記空き数分のデータなりＭ
ＡＬ、、前記空き数が前記基準値未満の場合にはＤＭＡ
をウェイトすることができるという特徴を有している。
ＭＡコントローラ、ンリアル送信手段により構成される
シリアル送信制御装置において、あらかじめ指定された
ＤＭＡサイズ分を外部メモリからＦＩＦＯメモリにＤＭ
Ａ転送する場合に、前記ＦＩＦＯメモリのデータの空き
数を監視するＦＩＦＯメモリ監視手段と前記空き数とあ
らかじめ設定された基準値により前記ＤＭＡコントロー
ラを制御する手段を有し、ＤＭＡが起動されたのち、Ｄ
ＭＡコントローラがバスを獲得する毎に、前記ＦＩＦＯ
メモリ監視手段により検出されたデータの空き数と前記
あらかじめ設定された基準値を比較し、前記空き数が前
記基準値以上の場合には、前記空き数分のデータなりＭ
ＡＬ、、前記空き数が前記基準値未満の場合にはＤＭＡ
をウェイトすることができるという特徴を有している。
このように、ＦＩＦＯメモリのデータの空き数を監視す
るＦＩＦＯメモリ監視手段とそのＦＩＦＯメモリ監視手
段により検出された空き数とあらかじめ設定された基べ
（値によりＤＭＡコントローラを制御する手段をシリア
ル送信装置に付加することにより、ＤＭＡコントローラ
が一旦バスを獲得しても、ＤＭＡコントローラ制御手段
によりＦＩＦＯメモリの空き数があらかじめ設定された
基慴値になるまではＤＭＡウェイトすることができる。
るＦＩＦＯメモリ監視手段とそのＦＩＦＯメモリ監視手
段により検出された空き数とあらかじめ設定された基べ
（値によりＤＭＡコントローラを制御する手段をシリア
ル送信装置に付加することにより、ＤＭＡコントローラ
が一旦バスを獲得しても、ＤＭＡコントローラ制御手段
によりＦＩＦＯメモリの空き数があらかじめ設定された
基慴値になるまではＤＭＡウェイトすることができる。
次に、本発明について図面を参照して説明する。
第１図は本発明を用いた第１実施例の構成図である。図
中１０４はＦＩＦＯ監視手段であり、ＦＩＦＯメモリ１
０５のデータの空き数を常にカウントしている。１０３
はＤＭＡコントローラ制御手段であり、あらかじめ基準
値が設定されている。
中１０４はＦＩＦＯ監視手段であり、ＦＩＦＯメモリ１
０５のデータの空き数を常にカウントしている。１０３
はＤＭＡコントローラ制御手段であり、あらかじめ基準
値が設定されている。
外部装置１０８からのＤＭＡ要求によりＤＭＡコントロ
ーラ１０２がシステム・バス１１０をボールドすると、
ＤＭＡコントローラ制御手段１０３はあらかじめ設定さ
れている基準値とそのときのＦＩＦＯメモリ監視手段１
０４のカウント数とを比較して、カウント数が基準値以
上の場合にはそのままＤＭＡコントローラ１０２に対し
てＤＭＡを起動させる。
ーラ１０２がシステム・バス１１０をボールドすると、
ＤＭＡコントローラ制御手段１０３はあらかじめ設定さ
れている基準値とそのときのＦＩＦＯメモリ監視手段１
０４のカウント数とを比較して、カウント数が基準値以
上の場合にはそのままＤＭＡコントローラ１０２に対し
てＤＭＡを起動させる。
また、カウント数があらかじめ設定されている基準値未
満のときには、ＤＭＡコントローラ制御手段１０３はＤ
ＭＡをウェイトする。
満のときには、ＤＭＡコントローラ制御手段１０３はＤ
ＭＡをウェイトする。
これにより、ＤＭＡコントローラがシステム・バスをホ
ールドしたときに、ＦＩＦＯメモリのデータの空き数が
基準値未満の場合には、不用意にバスをホールドするこ
とを防ぎ、システム・バスの使用率の向上とＤＭＡ転送
能力のバランスをとることが可能となる。
ールドしたときに、ＦＩＦＯメモリのデータの空き数が
基準値未満の場合には、不用意にバスをホールドするこ
とを防ぎ、システム・バスの使用率の向上とＤＭＡ転送
能力のバランスをとることが可能となる。
第２図は、本発明を用いた第２実施例の構成図である。
外部メモリ２０８からＦＩＦＯメモリ２０５にＤＭＡす
るデータのバイト数をあらかじめ基準値としてＤＭＡコ
ントローラ制御手段２０３に設定しておく。ＦＩＦＯメ
モリ監視手段２０４は、常にＦＩＦＯメモリ２０５のデ
ータの空き数をカウントしている。ＤＭＡコントローラ
制御手段２０３は、あらかじめ設定されている基準値と
カウント数とを比較して、カウント数が基準値以上にな
る、！：ＤＭＡコントローラ２０２に対してＤＭＡの起
動をかける。カウント数が基準数未満のときはＤＭＡコ
ントローラ制御手段２０３はＤＭＡをウェイトする。
るデータのバイト数をあらかじめ基準値としてＤＭＡコ
ントローラ制御手段２０３に設定しておく。ＦＩＦＯメ
モリ監視手段２０４は、常にＦＩＦＯメモリ２０５のデ
ータの空き数をカウントしている。ＤＭＡコントローラ
制御手段２０３は、あらかじめ設定されている基準値と
カウント数とを比較して、カウント数が基準値以上にな
る、！：ＤＭＡコントローラ２０２に対してＤＭＡの起
動をかける。カウント数が基準数未満のときはＤＭＡコ
ントローラ制御手段２０３はＤＭＡをウェイトする。
こ九により、ＤＭＡコントローラがシステム・バスをホ
ールドしたときに、ＦＩＦＯメモリのデータの空き数が
基ω値未満の場合には、不用意にバスをホールドするこ
とを防ぎ、システム・バスの使用率の向上とＤＭＡ転送
能力のバランスをとることが可能となる。
ールドしたときに、ＦＩＦＯメモリのデータの空き数が
基ω値未満の場合には、不用意にバスをホールドするこ
とを防ぎ、システム・バスの使用率の向上とＤＭＡ転送
能力のバランスをとることが可能となる。
以上説明したように本発明は、ＤＭＡコントローラ制御
手段を設けることにより、システム・バスの使用率の向
上とＤＭＡ転送能力のバランスをとることができ、さら
にシリアル送信手段におけるアンダーラン・エラー発生
を少なくできる効果がある。
手段を設けることにより、システム・バスの使用率の向
上とＤＭＡ転送能力のバランスをとることができ、さら
にシリアル送信手段におけるアンダーラン・エラー発生
を少なくできる効果がある。
第１図は本発、明の一実施例の構成図、第２図は他の実
施例図、第３図は従来例図である。 ｌＯｌ・・・・・・シリアル送信制御装置、１０２・・
・・・・ＤＭＡコントローラ、１０３・・・・・・ＤＭ
Ａコントローラ制御手段、１０４・・・・・・ＦＩＦＯ
メモリ監視手段、１０５・・・・・・ＦＩＦＯメモリ、
１０６・・・・・・シリアル送信手段、１０７・・・・
・・伝送路、１０８・・・・・・外部装置、１０９・・
・・・・外部メモリ、１１０・・・・・・システム・バ
ス、２０１・・・・・・シリアル送信制御装置、２０２
・・・・・ＤＭＡコントローラ、２０３・・・・・・Ｄ
ＭＡコントローラ制御手段、２０４・・・・・・ＦＩＦ
Ｏメモリ監視手段、２０５・・・・・・ＦＩＦＯメモリ
、２０６・・・・・・シリアル送信手段、２０７・・・
・・・伝送路、２０８・・・・・・外部メモリ、２０９
・・・・・・システム・バス、３０１・・・・・・外部
装置、３０２・・・・・・外部メモリ、３０３・・・・
・・ＤＭＡコントローラ、３０４・・・・・・ＦＩＦＯ
メモリ、３０５・・・・・・シリアル送信装置、３０６
・・・・・・システム・バス、３０７・・・・・・伝送
路。
施例図、第３図は従来例図である。 ｌＯｌ・・・・・・シリアル送信制御装置、１０２・・
・・・・ＤＭＡコントローラ、１０３・・・・・・ＤＭ
Ａコントローラ制御手段、１０４・・・・・・ＦＩＦＯ
メモリ監視手段、１０５・・・・・・ＦＩＦＯメモリ、
１０６・・・・・・シリアル送信手段、１０７・・・・
・・伝送路、１０８・・・・・・外部装置、１０９・・
・・・・外部メモリ、１１０・・・・・・システム・バ
ス、２０１・・・・・・シリアル送信制御装置、２０２
・・・・・ＤＭＡコントローラ、２０３・・・・・・Ｄ
ＭＡコントローラ制御手段、２０４・・・・・・ＦＩＦ
Ｏメモリ監視手段、２０５・・・・・・ＦＩＦＯメモリ
、２０６・・・・・・シリアル送信手段、２０７・・・
・・・伝送路、２０８・・・・・・外部メモリ、２０９
・・・・・・システム・バス、３０１・・・・・・外部
装置、３０２・・・・・・外部メモリ、３０３・・・・
・・ＤＭＡコントローラ、３０４・・・・・・ＦＩＦＯ
メモリ、３０５・・・・・・シリアル送信装置、３０６
・・・・・・システム・バス、３０７・・・・・・伝送
路。
Claims (1)
- ＦＩＦＯメモリ、ＤＭＡコントローラ、シリアル送信手
段により構成されるシリアル送信制御装置において、あ
らかじめ指定されたＤＭＡサイズ分を外部メモリからＦ
ＩＦＯメモリにＤＭＡ転送する場合に、前記ＦＩＦＯメ
モリのデータの空き数を監視するＦＩＦＯメモリ監視手
段と前記空き数とあらかじめ指定された基準値により前
記ＤＭＡコントローラを制御する手段を有し、ＤＭＡが
起動されたのち、ＤＭＡコントローラがバスを獲得する
毎に、前記ＦＩＦＯメモリ監視手段により検出されたデ
ータの空き数と前記あらかじめ設定された基準値を比較
し、前記空き数が前記基準値以上の場合には、前記空き
数分のデータをＤＭＡし、前記空き数が前記基準値未満
の場合にはＤＭＡをウェイトすることを特徴とするシリ
アル送信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254298A JPH03113664A (ja) | 1989-09-28 | 1989-09-28 | シリアル送信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254298A JPH03113664A (ja) | 1989-09-28 | 1989-09-28 | シリアル送信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03113664A true JPH03113664A (ja) | 1991-05-15 |
Family
ID=17263037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254298A Pending JPH03113664A (ja) | 1989-09-28 | 1989-09-28 | シリアル送信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03113664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366971B1 (en) | 1998-01-09 | 2002-04-02 | Yamaha Corporation | Audio system for playback of waveform sample data |
-
1989
- 1989-09-28 JP JP1254298A patent/JPH03113664A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366971B1 (en) | 1998-01-09 | 2002-04-02 | Yamaha Corporation | Audio system for playback of waveform sample data |
| US6553436B2 (en) | 1998-01-09 | 2003-04-22 | Yamaha Corporation | Apparatus and method for playback of waveform sample data and sequence playback of waveform sample data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361824B2 (ja) | 複数個のプロセッサとシステムメモリ手段とを含むネットワークアダプタのための装置、ネットワーク制御装置、制御方法 | |
| JP2745521B2 (ja) | フレーム送信方法 | |
| US8375145B2 (en) | Doorbell handling with priority processing function | |
| EP0674276B1 (en) | A computer system | |
| US5721955A (en) | System for transferring portion of data to host from buffer if size of packet is greater than first threshold value but less than second threshold value | |
| US6388989B1 (en) | Method and apparatus for preventing memory overrun in a data transmission system | |
| TW439373B (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
| JPH03129448A (ja) | データ転送制御装置 | |
| US5142628A (en) | Microcomputer system for communication | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH03113664A (ja) | シリアル送信制御装置 | |
| JPH0744567B2 (ja) | 通信インタ−フエイス装置 | |
| JPH0458646A (ja) | バッファ管理方式 | |
| JP2001325212A (ja) | マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置 | |
| JPH06332848A (ja) | データ転送方式 | |
| JPS6051346A (ja) | デ−タ転送方式 | |
| JPH06334705A (ja) | 通信制御装置 | |
| JPH0353736A (ja) | 受信バッファ制御方式 | |
| JPH10133997A (ja) | Ｄｍａ制御装置 | |
| JP2841505B2 (ja) | 通信制御装置 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH01106250A (ja) | データ通信装置 | |
| JPH1013878A (ja) | ボタン電話装置 | |
| JPH1141297A (ja) | プログラマブルシーケンサーを使用したｄｍａコントローラ |