JP3361824B2 - 複数個のプロセッサとシステムメモリ手段とを含むネットワークアダプタのための装置、ネットワーク制御装置、制御方法 - Google Patents

複数個のプロセッサとシステムメモリ手段とを含むネットワークアダプタのための装置、ネットワーク制御装置、制御方法

Info

Publication number
JP3361824B2
JP3361824B2 JP12408691A JP12408691A JP3361824B2 JP 3361824 B2 JP3361824 B2 JP 3361824B2 JP 12408691 A JP12408691 A JP 12408691A JP 12408691 A JP12408691 A JP 12408691A JP 3361824 B2 JP3361824 B2 JP 3361824B2
Authority
JP
Japan
Prior art keywords
data
memory
fifo
output buffer
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12408691A
Other languages
English (en)
Other versions
JPH04233356A (ja
Inventor
フィルツィン・フィルーツマン
ブライアン・チルダーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH04233356A publication Critical patent/JPH04233356A/ja
Application granted granted Critical
Publication of JP3361824B2 publication Critical patent/JP3361824B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Description

【発明の詳細な説明】
【０００１】
【関連出願の相互参照】この出願はこの発明の譲受人に
よって所有され、かつ本件と同じ日付に出願された以下
の同時係属出願に関する。
【０００２】１） フィルーツマン（Firoozmand）の、
「融通性のあるバッファ管理を有するＦＤＤＩ制御装置
（FDDI CONTROLLER HAVING FLEXIBLE BUFFER MANAGEMEN
T）」連続番号０７／５２９、３６４、 ２） フィルーツマンの「メモリ管理システムおよび方
法（MEMORY MANAGEMENT SYSTEM AND METHOD ）」連続番
号０７／５２９、３６２。
【０００３】３） フィルーツマンらの「ＦＤＤＩネッ
トワークにおいて多重レベルの非同期優先順位を実現す
るための方法およびシステム（METHOD OF AND SYSTEM F
OR IMPLEMENTING MULTIPLE LEVELS OF ASYNCHRONOUS PR
IORITY IN FDDI NETWORKS ）」連続番号０７／５２９、
３６５、 ４） フィルーツマンの「パケットデータの伝送および
受信のための論理的ＦＩＦＯとしてのＳＲＡＭの構成
（CONFIGURATION OF SRAMS AS LOGICAL FIFOS FOR TRAN
SMISSION AND RECEPTION OF PACKET DATA ）」連続番号
０７／５２９、３６３。
【０００４】
【技術分野】この発明は一般的にはデータ操作に関し、
より特定的には複数個のデータの待ち行列を単一ＦＩＦ
Ｏメモリを介して１つのロケーションから別のロケーシ
ョンへ伝送するための方法およびシステムに関する。こ
の発明は異なるレベルの優先順位を有するデータの待ち
行列を処理するＦＤＤＩネットワークにおいて特に有用
性を有する。
【０００５】
【背景技術】フレーム（あるフレーミング、または「ハ
ウスキーピング」ビットを含むデータのパケットまたは
バーストは「フレーム」と規定される。フレームの形を
して送られたデータは「フレームされたデータ」と呼ば
れる）内に配列されたデータのパケットを処理するデー
タ操作システムにおいて、フレームされたデータを１つ
のロケーションの１組の待ち行列から別のロケーション
の第２の組に送るという必要性がしばしばある。たとえ
ば、ここにおいて引用により援用された前出、「融通性
のあるバッファ管理を有するＦＤＤＩ制御装置」に対す
る、同時係属出願（１）において説明されたタイプのネ
ットワークにおいて、フレームされたデータの待ち行列
がネットワークへの伝送のために、システムメモリ内の
確立されたバッファから出力バッファにおいて、論理的
ＦＩＦＯによって形成された対応する領域に転送される
バスマスタアーキテクチュアを含むネットワーク制御装
置がある。システムメモリと出力バッファとの間には、
予め定められた記憶容量、たとえば３３バイトを有し、
出力バッファへの途中で一時的にフレームされたデータ
をストアするための物理的ＦＩＦＯがある。物理的ＦＩ
ＦＯの１つの目的は、システムおよびネットワーククロ
ックのクロック速度における差の結果として必要とされ
るデータのバッファリングを与えることである。
【０００６】ＦＤＤＩネットワーク制御装置によって処
理されたデータの待ち行列は、システムメモリ内のバッ
ファ領域から出力バッファに、一度に１つのフレームず
つ、トークン（ＦＤＤＩにおいて、ネットワークは光学
媒体によって構成される）および伝送のために利用可能
なデータを受取ってネットワークへの伝送要求に応答し
て転送される。データの待ち行列は、出力バッファにお
いて「論理的ＦＩＦＯ」によって形成された対応する待
ち行列内にストアされる。
【０００７】データは優先順に、最も高いものから始ま
って同じ優先順位を有するいかなるデータももはや伝送
に利用できなくなるまで、またはトークンの受信の間に
満了しないトークン保持時間がその優先順位のしきい値
より少なくなるまで、転送される。このプロトコルに関
する詳細は、ここに引用によって援用された前出、「Ｆ
ＤＤＩネットワークにおける多重レベルの非同期優先順
位を実現するための方法およびシステム」に対する同時
係属出願（３）において与えられる。
【０００８】システムメモリから、物理的ＦＩＦＯを介
して、出力バッファへのフレームされたデータの転送に
続いて、同じ優先順位を有するさらなるデータを物理的
ＦＩＦＯに転送し、その後同じ出力バッファ待ち行列に
転送するのか、または異なる優先順位を有するデータを
物理的ＦＩＦＯに転送し（もし何らかのさらなるデータ
が利用可能な状態であれば）、その後別の出力バッファ
待ち行列に転送するかの決定がなされる。
【０００９】しかしながら、物理的ＦＩＦＯの「ロッキ
ングアップ」と呼ばれる状態が起こる傾向があり、ＦＩ
ＦＯが「フラッシュ（flushed ）」されなければＦＩＦ
Ｏを介するさらなるデータの転送を不可能にする。出力
バッファにおける待ち行列が「ほとんど一杯」であると
き、すなわちそれは、その待ち行列を含む論理的ＦＩＦ
Ｏにおいて利用可能な残余の記憶量が物理的ＦＩＦＯの
記憶容量よりも少ないとき、ロッキングアップが起こ
る。このことが起こるとき、異なるレベルの優先順位を
有するデータがシステムメモリからそれに転送され始め
るので、物理的ＦＩＦＯは現在の優先順位を有するデー
タを完全に空にはしない。新しい待ち行列がＦＩＦＯに
おける残余のデータの優先順位と異なるレベルの優先順
位を有するので、物理的ＦＩＦＯにおいてストアされた
残余のデータが新しい出力バッファ待ち行列に転送され
得ないために、ロッキングアップが起こる。この現象の
発生は避けられなければならず、かつ同時に、現在の待
ち行列が「ほとんど一杯」の状態でないとき、ネットワ
ークの作動速度を最適化するために、いかなる利用可能
なデータもすぐに物理的ＦＩＦＯに転送されなければな
らない。
【００１０】
【発明の開示】したがって、この発明の１つの目的は、
異なる待ち行列が異なる特性のデータを含む、１つのロ
ケーションの待ち行列から別のロケーションの対応する
待ち行列へ、そこを通ってフレームされたデータが通過
する単一ＦＩＦＯの「ロッキングアップ」を防止するこ
とである。
【００１１】この発明の別の目的は、異なる待ち行列が
異なるレベルの優先順位を有するデータを含む、１つの
ロケーションでの待ち行列から別のロケーションでの対
応する待ち行列へ、そこを通ってフレームされたデータ
が通過する単一ＦＩＦＯの「ロッキングアップ」を防止
することである。
【００１２】この発明の別の目的は、ＦＤＤＩネットワ
ークのバスインタフェースにおいて、異なる待ち行列が
異なるレベルの優先順位を含む、１つのロケーションで
の待ち行列から別のロケーションでの対応する待ち行列
へ、そこを通ってフレームされたデータが通過する単一
ＦＩＦＯの「ロッキングアップ」を防止することであ
る。
【００１３】さらに別の目的は、現在の待ち行列が「ほ
とんど一杯」ではないと判断されたときすぐに、利用可
能なデータをシステムメモリから物理的ＦＩＦＯに転送
することによって、説明された型のインタフェースの動
作速度を最適化することである。
【００１４】この発明の上記のかつ他の目的は、各々が
複数個の異なる待ち行列に配列されたデータのフレーム
をストアする複数個のプロセッサおよびシステムメモリ
を含むネットワークアダプタによって満たされる。各々
の待ち行列のフレームは他の待ち行列のデータのフレー
ムの優先順位と異なる優先順位を有する。ネットワーク
へのデータのフレームの伝送は、ネットワークへ伝送さ
れるべきフレームされたデータの複数個の待ち行列をそ
れぞれにストアするための複数個の先入れ先出し方式
（ＦＩＦＯ）メモリ領域において待ち行列を受取るため
に構成された出力バッファメモリによって制御される。
【００１５】ＦＩＦＯメモリはフレームされたデータの
ための単一の信号フロー経路をシステムメモリと出力バ
ッファメモリとの間に確立する。フレームされたデータ
のフローは、優先順に一度に１つの待ち行列ずつ、ＦＩ
ＦＯメモリを介して、出力バッファの対応するＦＩＦＯ
の領域まで制御される。出力バッファメモリのそれぞれ
の出力ＦＩＦＯ領域においてストアされたフレームされ
たデータはそれからネットワークに転送される。好まし
くは、ＦＩＦＯメモリは予め定められたデータ記憶容量
を有し、システムメモリからＦＩＦＯメモリへのフレー
ムされたデータの転送およびＦＩＦＯメモリから出力バ
ッファへのフレームされたデータの転送は、ＦＩＦＯメ
モリから出力バッファメモリへフレームされたデータが
転送されるたびに、ＦＩＦＯメモリでは常にデータが使
い尽くされるように制御される。
【００１６】この発明の特定の局面に従って、ネットワ
ークに伝送されるべき特定の優先順位のデータを現在受
信している出力バッファメモリの特定の待ち行列に利用
可能な残余のデータ記憶量が決定される。フレームされ
たデータは、特定の待ち行列に利用可能な残余のデータ
記憶容量が前記ＦＩＦＯメモリのデータ記憶容量より少
なくないときにのみシステムメモリからＦＩＦＯメモリ
へ転送される。
【００１７】好ましい実施例において、データフロー制
御装置は特定の待ち行列に利用可能な残余の記憶量がＦ
ＩＦＯメモリの予め定められた記憶容量よりも大きくな
いときに、特定の優先順位のフレームされたデータを受
信する出力バッファメモリの特定の待ち行列の「ほとん
ど一杯」の状態を検出する。「ほとんど一杯」の状態に
応答して、システムメモリからＦＩＦＯメモリへのデー
タの転送を終了し、かつＦＩＦＯメモリを介して、シス
テムメモリから出力バッファの異なる特定の待ち行列へ
の異なる優先順位を有するデータの転送を開始する。
【００１８】この発明の別の局面に従って、ネットワー
クに伝送される出力バッファのある特定の待ち行列に利
用可能な残余の記憶量がＦＩＦＯメモリの記憶容量と等
しくなる時点が検出される。これに応じて、制御装置は
システムメモリからＦＩＦＯメモリへのデータの転送を
再開する。
【００１９】好ましくは、検出は、ネットワークへ伝送
される出力バッファの特定の待ち行列に利用可能な残余
の記憶量がＦＩＦＯメモリの記憶容量を超えるときを発
見することによって行なわれる。これに応じて、さらな
るデータはシステムメモリからＦＩＦＯメモリへ転送さ
れる。
【００２０】好ましい実施例において、ＦＩＦＯメモリ
は物理的単一ＦＩＦＯメモリであり、かつ出力バッファ
待ち行列は複数個の論理的ＦＩＦＯメモリとして構成さ
れる。
【００２１】この発明の別の局面に従って、複数個のバ
ッファはシステムメモリ内の任意の場所で確立される。
各々のバッファは、特定の優先順位を有するデータのフ
レームをストアするためにシステムメモリ内の複数個の
連続するロケーションによって形成され、かつ複数個の
バッファをそれぞれに指す複数個の記述子リングはシス
テムメモリ内で確立される。
【００２２】この発明のさらに他の目的および利点は、
この発明の好ましい実施例がこの発明を行なうために企
図された最善の方法の例示によって簡単に示され、かつ
説明される以下の詳細な説明から当業者には容易に明ら
かになるであろう。理解されるように、すべてがこの発
明から逸脱することなしに、この発明は他のおよび異な
る実施例を可能にし、かつそのいくつかの詳細は様々な
明白な点において修正を可能にする。したがって、図面
および説明は性質上、例示的なものとみなされ、制限的
なものではない。
【００２３】
【好ましい実施例の詳細な開示】この発明は、データ待
ち行列操作の分野において一般的な適応性を有するが、
企図された特定の有用性はＦＤＤＩネットワークであ
る。したがって、この発明の開示はＦＤＤＩの分野にお
いてなされるが、この発明はそれほど制限され得ないと
いうことが理解され得る。
【００２４】
【ＦＤＤＩ】その環境におけるこの発明の理解を得るた
めに役に立つ、いくつかの背景情報が今与えられる。
【００２５】ファイバオプティック成分およびシステム
に基づき、かつアメリカ国家標準研究所（ＡＮＳＩ）Ｘ
３Ｔ９．５委員会（the AmericanNational Standards I
nstitute (ANSI) X3T9.5 Committee ）によって発展し
た「ファイバ分配されたデータインタフェース（Fiber
Distributed Data Interface）（ＦＤＤＩ）」は、二重
の逆回転する物理的リングを実現する、１秒あたり１０
０メガビットの時間を決められたトークンプロトコルを
規定する。図１は様々なステーションタイプによって構
成されたＦＤＤＩリングの簡素化されたブロック図であ
る。時々「二重アタッチメントステーション」と呼ばれ
るクラスＡステーションは、ネットワークの一次のおよ
び二次のリングの両方に接続される。矢印によって示さ
れるように、データは２つのリング上で逆方向に流れ
る。クラスＡステーションは配線重信装置として作用す
ることができ、単一アタッチメント、またはクラスＢス
テーションをリングに接続するのに役に立つ。図１にお
いて、ステーション２はステーション３、４および５の
ための配線重信装置である。重信装置は多数のステーシ
ョンのためにネットワークアドミニストレータに単一保
守ポイントを与える。ステーションの間で転送されたデ
ータはフレームされたパケットの形をしている。
【００２６】ＦＤＤＩパケットのフォーマットは図２に
示される。パケットの前には最小の１６の使用されない
でいる制御シンボル（プリアンブル）がある。パケット
は、この技術において周知の４Ｂ／５ＢコードのＪおよ
びＫ制御シンボルから構成されたスタート区切り信号で
始まる。パケットの型を識別する２−データ−シンボル
のフレーム制御（ＦＣ）フィールドがこれに続く。宛先
アドレス（ＤＡ）はパケットの意図された受取り手を識
別する。同様に、ソースアドレス（ＳＡ）はパケットの
送り手を識別する。アドレスは長さにおいて１６ビット
または４８ビットであり得る。ＤＡフィールドは単一ス
テーション、グループのステーション、またはリング上
のすべてのステーションを示すことができる。
【００２７】ＳＡに続いて、可変長情報フィールドが来
る。フレームチェックシーケンス（ＦＣＳ）フィールド
は４バイトのデータを含む。これらのデータは３２ビッ
トオートディン（Autodin ）ＩＩ周期冗長検査多項式の
結果として生じる。ＦＣＳはＦＣ、ＤＡ、ＳＡ、ＩＮＦ
ＯおよびＰＣＳフィールドのデータ完全性を確実にす
る。
【００２８】ＦＣＳフィールドに続いて、Ｔシンボルで
形成されたエンド区切り記号（ＥＤ）が伝送される。フ
レーム状態（ＦＳ）フィールドはパケットがエラーを有
して受信されたかどうか、アドレスが認められたか、ま
たはパケットがコピーされたかどうかを決定するシンボ
ルのために使われる。
【００２９】パケットは親ステーションによってＦＤＤ
Ｉから除去される。「ストリッピング」と呼ばれ、かつ
図３（Ａ）および図３（Ｂ）に示される、この過程にお
いて、媒体アクセス制御装置（ＭＡＣ）２０はリング上
での伝送のためにＩＤＬＥ制御シンボルのソースを選択
する。スタート区切り信号が到達すると、制御装置は繰
り返し経路に切換える。パケットはモニタされ、もし必
要とされるならコピーされ、かつ同時に繰り返される。
媒体アクセス制御装置２０はまたそれ自身のパケットを
ソースに切換えることが、またはトークンを発生するこ
とができる。
【００３０】トークンパッシングにおいて、ステーショ
ンはそれを受信するステーションへの伝送の権利を割当
てる特定のビットパターンである、「トークン」を循環
することによって権利を媒体上の伝送に分配する。伝送
することを望むステーションは、それがトークンパッシ
ング順において前のステーションからトークンを受取る
まで待つ。ステーションがトークンを受信すると、それ
はそのデータを伝送し、それからトークンを次のステー
ションに通過させる。
【００３１】伝送を待つＦＤＤＩステーションは第１に
ストリッピング動作を行なうことによってトークンを
「捕捉」しなければならない。トークンＳＤフィールド
のみがリング上で繰り返される。一度トークンが捕捉さ
れると、ステーションはパケットを伝送し始めることが
できる。最後のパケットが送られると、新しいトークン
を発生することによってステーションがすぐにその後に
続く。
【００３２】データの伝送に割当てられた時間の量およ
びトークンを捕捉するためのルールはＦＤＤＩ仕様にお
いて規定され、かつ前出の、かつここに引用によって援
用された同時係属出願（３）において要約される「時間
を決められたトークンプロトコル」によって決定され
る。プロトコルは、初期設定でクレームプロセスの間に
ステーションの中でビッドするプロセスにおいて決定さ
れた最大のトークン回転時間「ＴＲＴ」を保証するよう
に指定される。ビッドするプロセスはトークン到達の間
の最も速い時間を必要とするステーションがリングのた
めに目標のトークン回転時間（ＴＴＲＴ）を指令するこ
とを可能にする。
【００３３】時間を決められたトークンプロトコルは、
２つの型の伝送サービス、すなわち同期サービスおよび
非同期サービスを提供する。ステーションは同期サービ
スでは、各々のトークン回転上で予め定められた量の伝
送帯域幅を与えられる。残余のリング帯域幅は非同期サ
ービスを使用するステーションの中で共用される。ステ
ーションはトークンサービスが期待されたよりも速く到
達したときには非同期伝送をすることが可能である。非
同期伝送に割当てられた時間の量はトークンによる実際
の到達時間と期待されるトークン到達時間との間の差に
限定される。非同期伝送に対する帯域幅の割当はダイナ
ミックであり、同期伝送に対するいかなる使用されない
帯域幅もトークン回転上で非同期伝送に再び割当てられ
る。
【００３４】図４を参照すると、前出の「メモリ管理シ
ステムおよび方法」に対する同時係属出願（２）におい
て、さらに詳細に説明されている型のＦＤＤＩインタフ
ェースにおいて、一般的に１１６として示されるマスタ
バスアーキテクチュアはファイバ光学媒体の形でシステ
ム、またはユーザ、バスとネットワークとの間に与えら
れる。バスマスタアーキテクチュアの主たる構成要件
は、制御装置１２０からデータフレームを受け、かつデ
ータをパラレルからシリアルのフォーマットに変換する
前にフレームの適当な符号化を行なうエンコーダ／デコ
ーダ（ＥＮＤＥＣ）１３２を介して媒体にアクセスし、
かつＦＤＤＩ要求を満たすために他の「ハウスキーピン
グ」機能を行なう、媒体アクセス制御装置（ＭＡＣ）１
２０を含む。ネットワークＤＭＡ（直接メモリアクセ
ス）制御装置１２４はシステムバス上の少なくとも１つ
のシステムメモリ（示されない）と、少なくとも１つの
ＦＩＦＯ（先入れ先出し方式）のメモリを有するように
構成され、ネットワークＤＭＡ制御装置と媒体アクセス
制御装置との間に接続された出力バッファ１２６との間
のデータの転送を制御する。媒体アクセス制御装置１２
０は、フレームストリッピング、エラーチェッキングお
よびバスアービトレーションなどの何らかの必要とされ
るハウスキーピング機能を行なう間にデータのフレーム
を受信し、かつ伝送する適切なネットワークアクセスプ
ロトコルを実現する。ネットワークＤＭＡ制御装置１２
４はフロントエンドバスマスタとして動作し、ホストま
たはノードプロセッサと交信し、メモリ内のデータの移
動を最小にしながらシステムメモリおよびバッファから
のおよびその中のデータを分散し、かつ収集する。
【００３５】図９に示され、以下にさらに詳細に説明さ
れる媒体アクセス制御装置１２０はデータバス１３４と
アドレスバス１３６とを介してバッファメモリ１２６に
インタフェースされ、かつデータバス１３４を介してネ
ットワークＤＭＡ制御装置１２４にインタフェースされ
る。媒体へのおよび媒体からのデータの移動を制御する
ために、ホストバス１４０上で制御装置１３４と１２０
との間でハンドシェイキングが行なわれる。
【００３６】ネットワークＤＭＡ制御装置１２４は、共
用されたデータバス１４４およびアドレスならびに制御
バス１４６、１４８を含むホストバス１４２上にある。
ネットワークＤＭＡ制御装置１２４へのアービトレーシ
ョン信号はバス要求および肯定応答線１５０上でホスト
にインタフェースされる。媒体アクセスおよびネットワ
ークＤＭＡ制御装置１２０および１２４は、出力バッフ
ァメモリ１２６とともに以下に、およびここに引用によ
って援用された前出、同時係属出願（１）において詳し
く説明されるように、示された様々なバス上でネットワ
ークインタフェース動作を行なうために協働する。
【００３７】図６のブロック図を参照すると、図７に詳
細に示されかつ以下においてさらに詳細に説明される出
力バッファ１２６は、媒体から受信したデータの待ち行
列を含む受信ＦＩＦＯ１７５および少なくとも１つ、し
かし好ましくは４つの、各々が媒体に供給されるべきデ
ータの待ち行列を含む伝送ＦＩＦＯ１７７を有するよう
に構成される。４つの待ち行列は図７において、１つの
同期待ち行列とＦＤＤＩ仕様に従って３つの異なる割当
てられたレベルの優先順位を有するデータを含む非同期
待ち行列として示される。好ましくは、スタティックラ
ンダムアクセスメモリ（ＳＲＡＭ）である出力バッファ
１２６は、各々が異なる優先順位のデータ待ち行列を含
む４つのＦＩＦＯを有するようにファームウェアによっ
てプログラムされる。特定的に、各々のＦＩＦＯは従来
の態様でポインタを使用して規定される。
【００３８】媒体から受取られたデータはネットワーク
ＤＭＡ制御装置１２４によってリンクリスト待ち行列１
７８を介してシステムメモリに供給され、かつ同様に、
データはシステムメモリから同期および３つのレベルの
非同期優先順位に対応するリンクリスト待ち行列１８０
を介して媒体に伝送される。このシステムにおいて実現
されるバッファメモリ管理の詳細のために、引用により
ここに援用された前出、「メモリ管理システムおよび方
法」に対する同時係属出願（２）の参照がここにおいて
なされる。
【００３９】出力バッファ１２６を伴ういかなる動作よ
りも前に、ノードプロセッサはバッファ内にすべての待
ち行列のエンドアドレスをロードしなければならない。
待ち行列ポインタは図７に示される順にある、すなわち
ポインタはまず特定のフレーム領域の終りを規定し、そ
れから待ち行列を受信し、次に同期待ち行列に続いて非
同期待ち行列の３つの異なったレベルの優先順位の順で
待ち行列を伝送する。図７の右手列において示されるよ
うに、使用されるすべての待ち行列の読出し／書込みポ
インタはまたノードプロセッサによってプログラムされ
る。エンドアドレスポインタは図面の左手列に示され
る。
【００４０】ネットワークアクセスおよびネットワーク
ＤＭＡ制御装置１２０、１２４がバッファメモリ１２６
とともにいかにして示される様々なバス上でネットワー
クインタフェース動作を行なうために協働するのかとい
うことは以下に説明されるであろう。当分の間、まずイ
ンタフェースの主たる構成要素、すなわちネットワーク
ＤＭＡ制御装置１２４、媒体アクセス制御装置１２０お
よび出力バッファ１２６のさらに詳細な説明が今、与え
られるであろう。
【００４１】
【ネットワークＤＭＡ制御装置１２４】図８に詳細に示
されるネットワークＤＭＡ制御装置１２４は、媒体アク
セス制御装置１２０とネットワーク制御装置１２４との
間に接続されたインタフェース回路１５０を含む。イン
タフェース１５０は少なくとも１つ、かつ好ましくは４
つのＦＩＦＯ１５２を含む伝送セクション、ＦＩＦＯを
含む受信セクション、およびパケットバッファ管理回路
１５６と交信する。インタフェース１５０は伝送セクシ
ョン１５２内にストアされたデータを出力バッファメモ
リ１２６に伝送し、データをバッファ１２６から受信セ
クション１２４に転送する。バッファ１２６から受信セ
クション１５４へのデータの転送は、ネットワーク上で
データがシステムに利用可能な状態で、かつ他の条件が
満たされたときに、媒体アクセス制御装置１２０のコマ
ンドによってなされる。伝送セクション１５２からのデ
ータの転送は、システムメモリからのデータが伝送セク
ションにおいて利用可能な状態で、そこのデータ待ち行
列がアンロックされかつ他の条件が満たされたときに行
なわれる。
【００４２】パケットバッファ管理回路１５６は、ＦＩ
ＦＯ仕様に従ったデータの優先順位に依存する適切な待
ち行列でバッファメモリをロードするために、媒体アク
セス制御装置１２０に対して伝送セクションにおいてど
んなタイプのデータがあるのかということを示す。もし
待ち行列が一杯になると、インタフェース１５０はパケ
ットバッファ管理回路１５６に、現在のＦＩＦＯを空に
するのを終えるためにその待ち行列をロックするよう
に、かつその待ち行列を中断するように信号を送る。も
し転送が不完全であると、１５０が待ち行列がアンロッ
クされたという信号を送るまで回路１５６は未済の転送
を続ける。そのときには、いかなる中断された転送も続
けられる。もし伝送および受信データがセクション１５
２および１５４におけるＦＩＦＯから同時に要求される
と、インタフェース１５０は予め定められた伝送および
受信優先順位に従って事象の順序に基礎を置いてこれら
の転送の優先順位を決める。
【００４３】パケットバッファ管理回路１５６はコマン
ドワードコードをデコードし、伝送し、クリアエラーコ
マンドを要求しかつ適切な情報をシステムメモリインタ
フェース１６０にかつ伝送セクション１５２に送る。パ
ケットバッファ管理回路１５６はコマンド要求、ＦＩＦ
Ｏ１５２からの伝送要求およびＦＩＦＯ１５４からの受
信要求に優先順位を与える。管理回路１５６はそれから
システムメモリインタフェース１６０にコマンドを発行
して伝送または受信のいずれかを許可するか、またはコ
マンドの１つを処理し、ＣＰＵインタフェース１６１を
介してシステムにインタフェースされる。
【００４４】伝送セクション１５２はすべての伝送待ち
行列を維持し、かつ予め定められた優先順位における動
作に優先順位を与える。ＦＩＦＯ１５２はバイトオーダ
リングおよびデータ収集を行ない、かつ媒体アクセス制
御装置１２０によって処理されるべきＦＩＦＯ指向のパ
ケットにデータをフォーマットする。伝送セクション１
５２内の様々な伝送待ち行列が制御されるので、バッフ
ァメモリ１２６が待ち行列を満たすとき、待ち行列切換
えが行なわれる。ロックされた待ち行列に対するすべて
の必要な情報は、待ち行列がアンロックされたときに動
作が再開できるようにストアされる。
【００４５】伝送セクション１５２において含まれたＦ
ＩＦＯはまたシステムメモリインタフェース１６０とネ
ットワークアクセス制御インタフェース１５０との間で
データバッファリングおよび速度調整のために使用され
る。システムメモリバス上とネットワーク上とのデータ
転送速度が独立しているので、ネットワークＤＭＡ制御
装置１３８においてバッファリングが必要とされる。
【００４６】受信セクション１５４は出力バッファメモ
リ１２６からＦＩＦＯ指向のフレームを受け、かつそれ
らをシステムメモリ内の受信バッファの中に分散させ
る。受信バッファは記述子リングによって示される。セ
クション１５４は、伝送ＦＩＦＯ１５２と同じ態様にお
いてネットワークとシステムメモリとの間の速度調整を
与えるためにＦＩＦＯをさらに含む。
【００４７】システムメモリインタフェース（ＳＭＩ）
１６０はシステムメモリのために高速プログラム可能バ
スインタフェース、アドレス発生回路および記憶装置を
含む。インタフェース１６０はまたシステムメモリ内の
バッファ管理のためのリングの端検出回路と、システム
メモリインタフェースのために主要な制御状態機械とを
含む。
【００４８】線１６３でシステムメモリインタフェース
１６０からシステムに供給された信号は、システムクロ
ックＳＣＬＫ（示されない）と同期している。これらの
信号は外部アービタ（示されない）からの１つのシステ
ムメモリのアクセスを要求する。別の信号はネットワー
クＤＭＡ制御装置１２４にシステムメモリにアクセスす
る権利を付与する。ＳＭＩ１６０の出力でのアドレスバ
スは、すべてのシステムメモリアクセスにアドレスし、
かつシステムメモリ読出し／書込み線はデータがシステ
ムメモリから制御装置１２４に転送されているのか、ま
たは制御装置からシステムメモリに転送されているのか
を示す。ＳＭＩ１６０の出力での他の信号はシステムメ
モリの状態を示し、エラーを示し、システムメモリに対
して読出しと書込みとの間のバス競合を防ぐために外部
データバッファを可能化または不能化する。別のＳＭＩ
信号はＳＭＩ内のラッチを活性化して書込み動作のため
にシステムメモリにデータをラッチする。
【００４９】ＣＰＵインタフェース１６１での信号線
は、ネットワークＤＭＡ制御装置１２４がメモリからの
コマンドを読出されなければならないことを示し、かつ
制御装置にメモリアクセスを行なうように指示する信号
を含む。別の線はＣＰＵにネットワークＤＭＡ制御装置
がメモリ内に新しい状態を書込んだという信号を送り、
かつ別の線は割込みを主張（deaserts）しない。
【００５０】インタフェース１５０の出力には、媒体ア
クセス制御装置１２０を介してバッファメモリ１２６を
アクセスする符号化された要求を含むホスト要求バスが
設けられる。ホスト要求バス上にあるコードに依存し
て、バッファメモリ１２６は４つのうちのいずれかの伝
送待ち行列においてデータを読出すまたはデータを書込
むためにアクセスされる。読出し要求は、バッファ１２
６からの受信パケットを検索し、かつそれらをシステム
メモリ内にストアする。書込み要求は伝送のためにパケ
ットをバッファメモリ内に転送する。インタフェース１
５０の出力にはまた媒体アクセス制御装置１２０によっ
て許可されているネットワークＤＭＡ制御装置１２４の
現在の書込みまたは読出し要求を示す信号を搬送するホ
スト肯定応答線が設けられる。この信号とともに、バッ
ファメモリ１２６は可能化され、かつ以下に説明される
ようにデータはデータバス、データパリティバスおよび
データタグバス上に現われる。インタフェースはまた、
媒体アクセス制御装置１２０がバッファメモリ１２６か
らＤＭＡ制御装置へデータを読出すとき読出し出力を与
えて、ネットワークＤＭＡ制御装置１２４へデータをラ
ッチする。受信されたデータ線は、受信されたデータが
バッファ１２６内にありかつシステムメモリに転送され
る準備ができているということを示す。以下に説明され
る他の線はバッファ１２６において現在アクセスされた
伝送待ち行列の状態を示す。
【００５１】
【媒体アクセス制御装置１２０】図５においてさらに詳
細に説明される媒体アクセス制御装置１２０はＦＤＤＩ
ＭＡＣプロトコルを処理するためのコア媒体アクセス制
御（ＭＡＣ）１６２を含む。ＭＡＣ１６２のデータＩ／
Ｏポートは伝送および受信ＦＩＦＯ１６４および１６６
に接続される。ネットワークから受取られたデータは、
受信ＦＩＦＯ１６６によって外部バッファメモリ１２６
に供給される。ネットワークに供給されるべき外部バッ
ファからのデータは伝送ＦＩＦＯ１６４においてストア
される。ＦＩＦＯ制御回路１６８は、メモリアービタ１
７０によってなされたメモリアービトレーション決定に
基礎を置いて、伝送および受信ＦＩＦＯ１６４および１
６６のローディングおよびアンローディングを調整す
る。
【００５２】アドレス発生器１７２は、ネットワークか
ノードプロセッサのどちらがバッファメモリにアクセス
できるかを決定するアービタのアクセス決定に基礎を置
いてアドレスバス１３６上で必要とされる外部バッファ
メモリアドレスを供給する。ノードプロセッサインタフ
ェース１７４は、そのデータ入力がゲート１７３を介し
てアドレス発生器１７２によって制御されており、ノー
ドプロセッサからの命令をデコードし、チップ状態を収
集し、かつ制御装置１２４全体にわたって制御情報を分
配する。
【００５３】媒体アクセス制御装置１２０と同じチップ
上にある伝送および受信ＦＩＦＯ１６４および１６６
は、ネットワークＤＭＡ制御装置１２４の伝送および受
信セクション１５２および１５４と類似の態様におい
て、主としてシステムバスの待ち時間およびバースト長
さに依存していくつかのデータパケットをストアする。
【００５４】
【バッファメモリ１２６】図６に詳細に示される出力バ
ッファメモリ１２６はネットワークから受取られたデー
タの待ち行列を含む受信ＦＩＦＯ１７５および少なくと
も１つ、しかし好ましくは４つの、各々がネットワーク
に供給されるべきデータの待ち行列を含む伝送ＦＩＦＯ
１７７を有するように構成される。４つの待ち行列は図
７において１つの同期待ち行列およびＦＤＤＩ仕様に従
って、３つのレベルの非同期優先順位を含む待ち行列と
して示される。データ優先順位がお互いにいかに関連し
ているか、かついかにネットワークに供給されているか
ということは、ここにおいて引用により援用された前
出、同時係属出願（３）および（４）に詳細に説明され
る。
【００５５】図９に示される伝送フレームのフォーマッ
トはビット位置０−３１でのデータおよびタグビット
（Ｔ）からなり、その後に記述子ワードが続く。各々の
フレームの最後のワードおよび記述子ワードはそのタグ
ビットが「１」にセットされ、フレームの終りをデマー
ク（demark）する。伝送されるパケットはホストまたは
ノードプロセッサによってシステムメモリ内で準備され
る。
【００５６】伝送手順は、４つの主たるステップで図１
０における概観図において示される。システムメモリ内
のデータの準備に続いて、ステップ１８２において、も
し出力バッファ１２６内の現在の伝送待ち行列が、「ほ
とんど一杯」でないと判断されると、この発明に従っ
て、ネットワークＤＭＡ制御装置１２４はデータをシス
テムメモリから図８に示されるその内部伝送ＦＩＦＯ１
５２に転送する（ステップ１８４）。データは次に伝送
ＦＩＦＯ１５２から（外部）出力バッファメモリ１２６
に転送され（ステップ１８６）、それから、媒体アクセ
ス制御装置１２０によって、バッファ１２６からネット
ワークに転送される（ステップ１８８）。バッファ１２
６内で待ち行列に入れられた伝送パケットは図１１に示
される。
【００５７】
【バッファメモリにおける伝送フレームのローディン
グ】図９に示された伝送フレームのフォーマットは、媒
体アクセス制御装置１２０の制御の下で、ホストおよび
ネットワークＤＭＡ制御装置１２４によってバッファメ
モリ１２６にロードされる。このことは、バッファ１２
６に対して要求されている特定の待ち行列に基礎を置い
て符号化されたデータを書込むためのネットワークＤＭ
Ａ制御装置１２４による要求に応答して行なわれる。前
出、同時係属出願（２）において説明されたように、好
ましくはバスの利用効率を最大にし、かつオーバーラン
またはアンダーラン状態を避けるために、バッファが伝
送のためにアンロードされているのと同時に、パケット
はバッファ１２６内にロードされる。
【００５８】
【バッファメモリからの伝送フレームのアンローディン
グ】フレームが、媒体アクセス制御装置１２４によって
決定されたバッファメモリ１２６内に完全に位置された
後、同時係属出願（３）において説明されるようにフレ
ーム全体がロードされたと確認されるか、メモリ内に書
込まれたフレームのワードの数が伝送しきい値を超過し
たと確認されたとき、フレームはネットワークへの伝送
の準備ができている。
【００５９】ネットワークへの伝送がシステムに利用可
能であるとき、すなわちＦＤＤＩネットワーク上のトー
クンが待ち行列を伝送するために捕捉され、かつその待
ち行列に対する伝送条件が満たされると、伝送が始まり
かつフレームは論理「１」タグビットとして特徴付けら
れたフレームの終りが現われるまで媒体アクセス制御装
置１２４によって読出される。このとき、前出、同時係
属出願（２）に説明されるように、データのフレームは
バッファが空にされる前に、その後の伝送のためにバッ
ファ内に既に読出されている。すなわち、伝送が進行中
でかつフレームの完全な伝送の後、完全なフレームがバ
ッファ内にあるかまたはバッファの内容がプログラムさ
れたフレームしきい値を超過すると、媒体アクセス制御
装置１２４は伝送のためにＦＩＦＯの選択された待ち行
列からデータをさらに取出してそのチップ上の伝送ＦＩ
ＦＯ１６４内に運ぶ。もしどちらの条件も満たされなけ
れば、媒体アクセス制御装置１２４は、伝送のために優
先順で他の待ち行列をチェックする。
【００６０】待ち行列からの伝送は、待ち行列が空にな
るときに完成される。しかしながら、もし伝送ＦＩＦＯ
１６４がフレームの中間で空になると、アンダーラン状
態が暗示され、現在のフレームは打切られる（aborted
）。
【００６１】バッファメモリ内にストアされた伝送デー
タの待ち行列は、図１１に示されるフォーマットを有
し、そこにおいて各々のフレームはタグビット「０」に
よって特徴付けられた長いワードおよびタグビット
「１」によって特徴付けられた最後の長いワードを含
む。パケットの最後のワードに続いて、タグビット
「１」によってまた特徴付けられた状態ワードが設けら
れる。状態ワードはデータバッファの状態と同様に、多
数の予め定められたビット、すなわちどのバイトの境界
でデータの最後のワードが終るかを規定するビット、ネ
ットワークＤＭＡ制御装置がシステムメモリから得た状
態からコピーされたビット、およびパケットがエラーを
含み打切られるべきであるか否かを示すビット、を含む
パケットの状態を反映する。
【００６２】
【バッファメモリにおける受信パケットのローディン
グ】図１２における外観図に示されるパケットの受信は
外部バッファメモリ１２６における記憶（ステップ１９
０）のために媒体アクセス制御装置１２０によるデータ
パケットの受信（ステップ１９０）を必要とし、かつバ
ッファからネットワークＤＭＡ制御装置１２４の内部受
信ＦＩＦＯ１５４へのパケットデータの転送（ステップ
１９２）を必要とする。ネットワークＤＭＡ制御装置１
２４はそれから、パケットデータを内部受信ＦＩＦＯ１
５４からホストまたはノードプロセッサによって処理さ
れるように（ステップ１９６）、システムメモリに転送
する（ステップ１９４）。バッファメモリ１２６内にス
トアされた受信フレームのフォーマットは図１３に示さ
れる。
【００６３】媒体アクセス制御装置１２０によってバッ
ファメモリ１２６内にストアされたネットワークから受
取られたパケットは図１４に示された態様でメモリ内に
配列される。バッファメモリ内の受信パケットはこうし
て次々に隣接してストアされ、バッファメモリ受信領域
が循環する待ち行列の構成を有するようにさせる。各々
のパケットの終りで、媒体アクセス制御装置１２４はパ
ケットの状態をストアする。タグビットはデータのため
に０にセットされかつ状態ワードを識別するために１に
セットされる。
【００６４】
【バッファメモリからの受信フレームのアンローディン
グ】媒体アクセス制御装置１２０はデータをバッファメ
モリ１２６からシステムメモリ内に転送するために、ネ
ットワークＤＭＡ制御装置１２４を制御する。前出の出
願（３）において説明されるように、このことはバッフ
ァメモリ内のワードの数がプログラムされたしきい値を
超過するかまたは、完全なフレームを含むときに起こ
る。フレーム受信の間の受信バッファ待ち行列のいかな
るオーバーフロー状態もフレームが打切られるべきだと
いうことを示す状態ワードによって示される。
【００６５】
【ネットワークアクセスおよびネットワークＤＭＡ制御
装置インターフェーシング】図１５は媒体アクセス制御
装置１２０、ネットワークＤＭＡ制御装置１２４および
バッファメモリ１２６の間での信号のフロー経路を示
す。媒体アクセス制御装置１２０とネットワークＤＭＡ
制御装置１２４との間におよびバッファ１２６に接続さ
れたバッファデータバスＢＤＡＴＡは好ましくは３２ビ
ットバスであり、かつさらなる線ＢＴＡＧは、ＢＤバス
がフレームデータを含むか、またはフレームの終りでの
フレーム状態を含むのかを規定するタグビットを搬送す
る。バスＢＤＰはＢＤバスおよびＢＤＴＡＧバスのため
にバッファメモリデータパリティビットを搬送する。こ
れらの３つのバスのすべて、すなわちＢＤＡＴＡ、ＢＴ
ＡＧおよびＢＤＰは、バッファメモリ１２６に与えられ
る。また媒体アクセス制御装置１２０によって与えられ
た好ましくは１６ビットアドレスであるアドレスを搬送
するアドレスバスＢＡＤＤＲがバッファメモリ１２６に
与えられる。
【００６６】ネットワークへの伝送のために必要とされ
る信号は、前出、同時係属出願（３）に説明されるよう
に、優先順位に依存して、制御バスＱＣＮＴＲＬ上のデ
ータによって決定された多数の異なる待ち行列のいずれ
かにおいて供給される。インタフェースの動作速度を増
すために、制御バスＱＣＮＴＲＬはまたネットワークＤ
ＭＡ制御装置１２４に対して前に一杯であった待ち行列
が今さらなるデータを受取るのに準備できているという
ことを、ここにおいて引用により援用された前出、「パ
ケットデータの送信および受信のための論理的ＦＩＦＯ
としてのＳＲＭＳの構成」に対する同時係属出願（４）
に説明された態様で示す。
【００６７】データを媒体に転送するために、待ち行列
すなわち同期待ち行列および３つのレベルの非同期待ち
行列のうちのどれか１つへのデータの転送状態を示すデ
ータはまたＱＣＮＴＲＬバスによって搬送される。媒体
アクセス制御装置１２０によって与えられた転送状態
は、制御装置１２０がトークンを有し、かつ現在その特
定の待ち行列をバッファメモリ１２６から媒体に伝送し
ているということをネットワークＤＭＡ制御装置１２４
に知らせる。
【００６８】バスＨＳＡＣＫ（ホスト肯定応答）は現在
のネットワークＤＭＡ制御装置書込みまたは読出し要求
が媒体アクセス制御装置１２０によって許可されている
ということを示す信号を搬送する。この信号とともに、
バッファメモリ１２６は可能化され、かつデータはＢＤ
（バスデータ）、ＢＤＰ（バスデータ優先順位）および
ＢＤＴＡＧバス上に現われる。
【００６９】ＲＤＡＴＡは、媒体アクセス制御装置１２
０がネットワークから受信されたデータをネットワーク
ＤＭＡ制御装置１２４によってシステムメモリ内に転送
されるべくバッファメモリ内にストアしたときに主張さ
れる（asserted）。これに応答して、ネットワークＤＭ
Ａ制御装置はバスへのアクセスを要求し、それは媒体ア
クセス制御装置１２０によって肯定応答される。媒体ア
クセス制御装置１２０は、ＢＡＤＤＲバス上のデータに
よって特定されたアドレスでバッファメモリ１２６内に
ネットワークデータをストアし、かつバッファ内にスト
アされたデータはその後、バッファの読出し端子の媒体
アクセス制御装置１２０による主張に応答して、ネット
ワークＤＭＡ制御装置１２４に転送される。
【００７０】ちょうど説明されたバス上のネットワーク
ＤＭＡ制御装置１２４と媒体アクセス制御装置１２０と
の間に起こる「ハンドシェーキング」についてのさらな
る詳細は、ここに引用によって援用された前出、同時係
属出願（１）の図１７−図２０および対応するテキスト
において与えられる。
【００７１】
【単一ＦＩＦＯを介する多重優先順位データの処理】こ
の発明に従って、また図１６に示されるように、システ
ムメモリ内の別個の待ち行列にストアされ、優先順位の
レベルに依存するデータを出力バッファ２６の対応の待
ち行列に転送するシーケンスは、ネットワークＤＭＡ制
御装置１２４の単一物理的ＦＩＦＯメモリを通過する。
単一物理的ＦＩＦＯは図８に示されるように、伝送セク
ション１５２に組入れられている。図１７において２０
２と識別された物理的ＦＩＦＯはいかなる予め定められ
たデータ記憶容量を有するようにも大きさが決められ得
る。この例において、物理的ＦＩＦＯ２０２の予め定め
られたデータ記憶容量は３２バイトであると仮定され
る。
【００７２】説明された実施例において、かつここにお
いて引用により援用された前出、同時係属出願（２）お
よび（４）においてさらに詳細に述べられるように、各
々の優先順位は図１６に示されるように、システムメモ
リ内の対応するバッファ領域を指すそれ自身の記述子リ
ング２０４を有し、かつ出力バッファメモリ１２６側で
は、優先順位はそれ自身の循環待ち行列を有する。他
方、異なる優先順位のすべてのデータは、同じＦＩＦＯ
２０２を介してシステムメモリから出力バッファ１２６
に、ネットワークＤＭＡ制御装置１２４の伝送セクショ
ン１５２の範囲内で転送される。
【００７３】こうして、同期データはＦＩＦＯ２０２を
介して、同期データのために出力バッファ１２６内で対
応する待ち行列に転送される。この領域を含むための出
力バッファ１２６の同期は、図７と関連して前に説明さ
れたポインタを使用して行なわれる。もしトークンを受
取ったときにいずれかのデータがネットワークへ伝送さ
れるのに利用可能であれば、ＦＤＤＩ仕様にしたがっ
て、同期データは最初に転送される。
【００７４】その後、優先順位の最も高いレベルとして
規定される優先順位レベル０を有する非同期データがＦ
ＩＦＯ２０２を介して出力バッファ１２６における対応
する待ち行列に転送される。
【００７５】その後、他のレベルの優先順位を有するデ
ータは図１６に示されるように出力バッファ１２６にお
いてシステムメモリから同じＦＩＦＯ２０２を介して順
に対応する領域に転送される。しかしながら、図１６に
おける信号フロー経路が連続して起こるので、一度に１
つの待ち行列のみのデータがＦＩＦＯ２０２を介して通
過するであろうということが理解されるであろう。
【００７６】単一ＦＩＦＯ２０２のロッキングアップを
防ぐために、「ほとんど一杯」のレジスタと呼ばれる媒
体アクセス制御装置１２０（図１７を見よ）内のレジス
タ２０４は、いずれかの特定の待ち行列において利用で
きる残余の記憶量を監視する。現在出力バッファ１２６
に転送されているその特定の待ち行列において利用可能
な残余のスペースの量が物理的ＦＩＦＯの記憶容量より
も大きくならないとき、媒体アクセス制御装置１２０は
ネットワークＤＭＡ制御装置１２４を制御して、伝送デ
ータのシステムメモリからＦＩＦＯ２０２への転送を中
止する。すなわち、ネットワークＤＭＡ制御装置１２４
は、現在の待ち行列においてデータを要求することを停
止し、かつ媒体アクセス制御装置１２０がＦＩＦＯ２０
２を空にする。いかなる残余のデータをも使い尽くされ
ているＦＩＦＯ２０２は、その後制御装置１２０によっ
て要求されるであろう異なる優先順位を有するさらなる
データをロックアップまたはブロックしないであろう。
【００７７】このとき、ネットワークＤＭＡ制御装置１
２０は異なる優先順位を有するデータをＦＩＦＯ２０２
を介して出力バッファ１２６に送り始めるであろう。Ｆ
ＩＦＯ２０２がクリアであるので、ネットワークに対し
てデータフローの割込みはない。
【００７８】出力バッファ１２６のいずれかの待ち行列
に利用可能な残余のデータ記憶量は、従来の態様におい
て、その待ち行列を含む論理ＦＩＦＯを規定する読出し
および書込みポインタのロケーションを比較することに
よって媒体アクセス制御装置１２０によって決定され
る。
【００７９】ＦＩＦＯ２０２の「アンダーランニング」
を防ぐために、データは待ち行列が「ほとんど一杯」で
なくなるとすぐに、システムメモリ内の現在の待ち行列
からバッファメモリ１２６内の対応する待ち行列に転送
される。このことは、バッファ１２６内の待ち行列の大
きさをさもなければ必要とされるであろうよりも小さく
させることを可能にする。
【００８０】単一ＦＩＦＯ２０２を介する多重優先順位
データの伝送の間のネットワークＤＭＡ制御装置１２４
と媒体アクセス制御装置１２０との間のハンドシェーキ
ングは、図１５に示されるホスト要求バスＨＳＲＥＱ上
で行なわれる。この図を参照すると、ネットワークＤＭ
Ａ制御装置１２４は、伝送要求に応答して、最も高い優
先順位の未済のデータをホスト要求バスＨＳＲＥＱの適
切な線を使用することによって出力バッファ１２６に転
送する。これに応答して、媒体アクセス制御装置１２０
はＨＳＡＣＫを主張することによってデータに肯定応答
する。転送は、転送されるべきその優先順位のそれ以上
のデータがなくなるか、転送されるべきより高い優先順
位データがあるかまたは出力バッファ１２６におけるそ
の優先順位のための待ち行列が「ほとんど一杯」になる
まで続く。
【００８１】最初の２つの場合において、ネットワーク
ＤＭＡ制御装置１２４は、その伝送ＦＩＦＯ２０２をロ
ードし始め、かつ媒体アクセス制御装置１２０がその伝
送ＦＩＦＯ２０２０をアンロードするのを待ち、かつ未
済の次の最も高い優先順位に切換える。後の場合、媒体
アクセス制御装置１２０はネットワークＤＭＡ制御装置
に「ほとんど一杯」の信号を発する。
【００８２】これに応答して、ネットワークＤＭＡ制御
装置１２４は、その伝送ＦＩＦＯ２０２のローディング
を停止させ、ＦＩＦＯが空になるまでＦＩＦＯをバッフ
ァメモリ１２６にアンローディングし続ける。典型的に
は、このことは出力バッファ１２６の現在の待ち行列を
一杯にはしないであろう。ネットワークＤＭＡ制御装置
１２４はそれからその優先順位をロックし、かつもしい
ずれかが未済であれけば、別の伝送優先順位レベルに切
換える。
【００８３】現在の出力バッファメモリ待ち行列がほと
んど一杯のしきい値よりも下に下がるとすぐに、媒体ア
クセス制御装置１２０がほとんど一杯の待ち行列から伝
送を始めるとき、媒体アクセス制御装置１２０はＱＣＮ
ＴＲＬを使用して、その待ち行列をアンロックするため
にネットワークＤＭＡ制御装置に信号を送る。ネットワ
ークＤＭＡ制御装置はそれからＦＩＦＯ２０２の現在の
内容を出力バッファ１２６に移してしまうことを終える
であろうし、それからアンロックされた優先順位記述子
からのＦＩＦＯのローディングを再開し始める。
【００８４】
【結論】もし利用可能なデータ記憶量が、ＦＩＦＯ２０
２の記憶容量より少ないまたは等しいときのみ、出力バ
ッファ１２６の現在の待ち行列において利用可能な記憶
量を検出することにより、かつデータをＦＩＦＯ２０２
からその待ち行列に転送することによって、ＦＩＦＯ２
０２はいつもデータ転送と現在の待ち行列との間で空に
なる。したがって、ＦＩＦＯは、現在の出力バッファ待
ち行列がほとんど一杯になったときに、それがＦＩＦＯ
を完全に空にできるので、残余のデータでロックアップ
しないであろう。
【００８５】他方、現在の待ち行列が「ほとんど一杯」
より少なくなると、システムメモリから伝送ＦＩＦＯ２
０２へのデータ転送は、インタフェースの動作速度を最
適化するためにすぐに再開する。
【図面の簡単な説明】
【図１】先行技術において周知のタイプのＦＤＤＩネッ
トワークの典型的な実現化例のブロック図である。
【図２】ＦＤＤＩパケットのフォーマットを示す図であ
る。
【図３】（Ａ）ＦＤＤＩ仕様においてＭＡＣ副層の動作
を示す図である。 （Ｂ）ＦＤＤＩ仕様においてＭＡＣ副層の動作を示す図
である。
【図４】別個のノードプロセッサおよびホストを有する
ネットワークインタフェースの実現化例のブロック図で
ある。
【図５】図４に示される媒体アクセス制御装置のさらに
詳細な図である。
【図６】ネットワークインタフェースにおいて行なわれ
るデータフローを示す図である。
【図７】ネットワークインタフェースにおいて実現され
た待ち行列におけるバッファメモリの機構を示す図であ
る。
【図８】図４に示されるネットワークインタフェースア
ーキテクチュアにおけるネットワークＤＭＡ制御装置の
さらに詳細な図である。
【図９】バッファメモリ伝送待ち行列を示す図である。
【図１０】ネットワーク上に伝送されたデータがいかに
してシステムメモリから移動されるかを示すフローチャ
ートである。
【図１１】バッファメモリ内で待ち行列にされた伝送パ
ケットの図である。
【図１２】ネットワークから受取られたデータがいかに
してシステムメモリに移動されるかを示すフローチャー
トである。
【図１３】バッファメモリ受信待ち行列の構造を示す図
である。
【図１４】バッファメモリにおいてストアされた受信パ
ケットのフォーマットを示す。
【図１５】媒体アクセス制御装置、ネットワークＤＭＡ
制御装置およびバッファメモリの中での信号のフローを
示す。
【図１６】単一ＦＩＦＯを介してシステムメモリから出
力バッファへの多重優先順位データのフローを示す。
【図１７】データが単一ＦＩＦＯを介して出力バッファ
に送られるときの媒体アクセス制御装置およびネットワ
ークＤＭＡ制御装置の動作を示す図である。
【符号の説明】
２ ステーション ５ ステーション ２０ 媒体アクセス制御装置 １２０ 媒体アクセス制御装置 １２４ ネットワークＤＭＡ制御装置 １２６ 出力バッファ １５０ 肯定応答線
フロントページの続き (72)発明者 ブライアン・チルダーズ アメリカ合衆国、カリフォルニア州、サ ンタ・クララ、グラナダ・アベニュ、 3450、ナンバー・77 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/42

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数個のプロセッサと、各々の待ち行列
    のフレームが他の待ち行列のデータのフレームの優先順
    位と異なる優先順位を有する複数個の異なる待ち行列内
    に配列されたデータのフレームをストアするためのシス
    テムメモリ手段とを含む、ネットワークアダプタのため
    の前記ネットワークへのデータの前記フレームの伝送を
    制御するための装置であって、 ネットワークに伝送されるべきフレームされたデータの
    複数個の待ち行列をそれぞれにストアするための複数個
    の先入先出方式（ＦＩＦＯ）メモリ領域を有するように
    構成された、出力バッファメモリと、 前記メモリ手段と前記出力バッファメモリとの間に、前
    記フレームされたデータのための単一信号フロー経路を
    確立するＦＩＦＯメモリと、 優先順に一度に１つの待ち行列ずつ、前記ＦＩＦＯメモ
    リを介して前記バッファメモリの対応するＦＩＦＯメモ
    リ領域への前記フレームされたデータのフローを制御す
    るための手段と、 前記出力バッファメモリの前記ＦＩＦＯメモリ領域内に
    ストアされた、前記フレームされたデータを前記ネット
    ワークへ伝送するための手段とを含む、装置。
  2. 【請求項２】 前記ＦＩＦＯメモリが予め定められたデ
    ータ記憶容量を有し、かつ前記データフロー制御手段が
    前記システムメモリ手段から前記ＦＩＦＯメモリへのフ
    レームされたデータの転送と、前記ＦＩＦＯメモリから
    前記出力バッファメモリへのフレームされたデータの転
    送とを、前記ＦＩＦＯメモリから前記出力バッファメモ
    リへフレームされたデータが転送されるたびごとに、前
    記ＦＩＦＯメモリが常に空にされるように制御する手段
    を含む、請求項１に記載の装置。
  3. 【請求項３】 データフロー制御装置が、前記ネットワ
    ークに伝送されるべき特定の優先順位のデータを現在受
    取っている前記出力バッファメモリの特定の待ち行列に
    利用可能な残余のデータ記憶の量を判断するための手
    段、および前記特定の待ち行列に利用可能な残余の前記
    データ記憶量が前記ＦＩＦＯメモリの前記予め定められ
    たデータ記憶容量より少なくないときにのみ、フレーム
    されたデータを前記システムメモリ手段から前記ＦＩＦ
    Ｏメモリへ転送するための手段を含む、請求項２に記載
    の装置。
  4. 【請求項４】 前記データフロー制御装置が、 （ａ） 前記特定の待ち行列に利用可能な記憶の量が前
    記ＦＩＦＯメモリの前記予め定められた記憶容量よりも
    大きくないとき、特定の優先順位のフレームされたデー
    タを受取っている前記出力バッファメモリの特定の待ち
    行列の「ほとんど一杯」の状態を検出するための手段
    と、 （ｂ） 前記「ほとんど一杯」の状態に応答して、前記
    システムメモリ手段から前記ＦＩＦＯメモリへのデータ
    の転送を終了するための、かつ前記システムメモリ手段
    から前記ＦＩＦＯメモリを介して前記出力バッファの異
    なる特定の待ち行列への異なる優先順位を有するデータ
    の転送を開始するための手段とをさらに含む、請求項２
    に記載の装置。
  5. 【請求項５】 前記ネットワークに伝送されている前記
    出力バッファ内の特定の待ち行列に利用可能な残余の記
    憶量が、前記ＦＩＦＯメモリの前記予め定められた記憶
    容量に等しくなったときを検出するための手段を含み、
    前記制御装置手段は前記検出手段に応答して、前記シス
    テムメモリ手段から前記ＦＩＦＯメモリへデータを転送
    するための手段を含む、請求項２に記載の装置。
  6. 【請求項６】 前記検出手段が前記ネットワークに伝送
    されている前記出力バッファ内の特定の待ち行列に利用
    可能な残余の記憶量が前記ＦＩＦＯメモリの前記予め定
    められた記憶容量に等しくなるときを検出し、かつそれ
    に応答してさらなるデータを前記システムメモリ手段か
    ら前記ＦＩＦＯメモリに転送するための手段を含む、請
    求項５に記載の装置。
  7. 【請求項７】 前記ＦＩＦＯメモリは物理的単一ＦＩＦ
    Ｏメモリであり、かつ前記出力バッファの前記待ち行列
    は複数個の論理的ＦＩＦＯメモリとして構成される、請
    求項１に記載の装置。
  8. 【請求項８】 前記システムメモリ手段における任意の
    場所で複数個のバッファを確立するための手段を含み、
    各々のバッファは特定の優先順位を有するデータのフレ
    ームをストアするために前記システムメモリ手段におけ
    る複数個の隣接するロケーションから形成され、さらに
    前記複数個のバッファをそれぞれに指す複数個の記述子
    リングを前記システムメモリ手段において確立するため
    の手段を含む、請求項１に記載の装置。
  9. 【請求項９】 複数個のプロセッサおよび複数個の異な
    る待ち行列内に配列されたデータのフレームをストアす
    るためのシステムメモリ手段を含むネットワークアダプ
    タであって、各々の待ち行列のフレームは他の待ち行列
    のデータのフレームの優先順位と異なる優先順位を有
    し、さらにネットワークに伝送されるべきフレームされ
    たデータの複数個の待ち行列をそれぞれにストアするた
    めの複数個の先入先出方式（ＦＩＦＯ）メモリ領域を有
    するように構成された出力バッファメモリと、予め定め
    られた記憶容量を有し、かつ前記システムメモリ手段と
    前記出力バッファメモリとの間の前記フレームされたデ
    ータのための単一信号フロー経路を確立するＦＩＦＯメ
    モリと、前記出力バッファメモリの前記ＦＩＦＯメモリ
    領域内にストアされた前記フレームされたデータを前記
    ネットワークに伝送するための手段とを含むネットワー
    クアダプタのための、優先順に一度に１つの待ち行列ず
    つ、前記ＦＩＦＯメモリを介して前記バッファメモリの
    対応するＦＩＦＯメモリ領域へ前記フレームされたデー
    タのフローを制御する方法であって、それは、前記ネッ
    トワークへのデータの伝送要求を検出するステップと、
    かつそれに応答して、伝送されるべきフレームされたデ
    ータの移動を、 （ａ） 前記ネットワークに伝送されるべきデータを含
    む前記出力バッファの特定の待ち行列に利用可能な記憶
    量を検出し、 （ｂ） 前記ＦＩＦＯメモリから前記出力バッファメモ
    リへフレームされたデータを転送し、 （ｃ） 前記特定の待ち行列に利用可能な残余の前記記
    憶量が前記ＦＩＦＯメモリの前記予め定められた記憶容
    量よりも少なくないときのみ、フレームされたデータを
    前記システムメモリ手段から前記ＦＩＦＯメモリに転送
    することによって制御するステップとを含む、方法。
  10. 【請求項１０】 伝送されるべきフレームされたデータ
    の移動を制御する前記ステップは、 （ａ） 前記特定の待ち行列に利用可能な残余の記憶量
    が前記ＦＩＦＯメモリの前記予め定められた記憶容量よ
    りも多くないとき、特定の優先順位のフレームされたデ
    ータを受取る前記出力バッファメモリの特定の待ち行列
    の「ほとんど一杯」の状態を検出するステップと、 （ｂ） 前記「ほとんど一杯」の状態に応答して、前記
    システムメモリ手段から前記ＦＩＦＯメモリへのデータ
    転送を終了し、かつ前記システムメモリ手段から前記Ｆ
    ＩＦＯメモリを介して前記出力バッファの異なる特定の
    待ち行列への異なる優先順位を有するデータの転送を開
    始するステップとを含む、請求項９に記載の方法。
  11. 【請求項１１】 前記ネットワークに伝送されている前
    記出力バッファ内の特定の待ち行列に利用可能な残余の
    記憶量が前記ＦＩＦＯメモリの前記予め定められた記憶
    量に等しくなったときを検出するステップと、それに応
    答して、さらなるデータを前記システムメモリ手段から
    前記ＦＩＦＯメモリに転送するステップとを含む、請求
    項９に記載の方法。
  12. 【請求項１２】 待ち行列内に配列され、かつ複数個の
    異なる伝送優先順位を有するデータのフレームをストア
    するためのシステムメモリを各々が含む複数個のプロセ
    ッサと、前記プロセッサの間にディジタルデータ交信経
    路を形成する光学媒体とを含むファイバ分配されたデー
    タインタフェース（ＦＤＤＩ）のためのネットワーク制
    御装置であって、前記光学媒体とアクセスするための時
    間を決められたトークンデータプロトコルを実現する第
    １の手段と、出力バッファを形成するランダムアクセス
    メモリと、前記複数個の異なる伝送優先順位をそれぞれ
    に有するデータの前記待ち行列に入れられたフレームを
    その中にストアするために、前記ランダムアクセスメモ
    リ内に複数個の待ち行列を構成するための第２の手段
    と、前記システムメモリ手段と前記出力バッファとの間
    に前記フレームされたデータのための単一信号フロー経
    路を確立するＦＩＦＯメモリと、優先順に一度に１つの
    待ち行列ずつ、前記ＦＩＦＯメモリを介して前記バッフ
    ァメモリ内の対応する待ち行列への前記フレームされた
    データのフローを制御するための手段と、前記出力バッ
    ファメモリ内の前記待ち行列にストアされた前記フレー
    ムされたデータを前記媒体に伝送するための手段とを含
    む、ネットワーク制御装置。
  13. 【請求項１３】 前記ＦＩＦＯメモリが予め定められた
    データ記憶容量を有し、かつ前記データフロー制御手段
    が、前記システムメモリ手段から前記ＦＩＦＯメモリへ
    のフレームされたデータの転送と、前記ＦＩＦＯメモリ
    から前記出力バッファメモリへの転送とを、前記ＦＩＦ
    Ｏメモリから前記出力バッファメモリへフレームされた
    データが転送されるたびごとに、前記ＦＩＦＯメモリが
    常に空にされるように制御する手段とを含む、請求項１
    ２に記載の装置。
  14. 【請求項１４】 前記データフロー制御装置は、前記媒
    体に伝送されるべき特定の優先順位のデータを現在受取
    っている前記出力バッファメモリ内の特定の待ち行列の
    ために利用可能なデータ記憶量を判断する手段と、前記
    特定の待ち行列のために利用可能な残余のデータ記憶量
    が前記ＦＩＦＯメモリの予め定められたデータ記憶容量
    よりも少なくないときにのみ、前記システムメモリ手段
    から前記ＦＩＦＯメモリへフレームされたデータを転送
    する手段とを含む、請求項１３に記載の装置。
  15. 【請求項１５】 前記データフロー制御装置は、 （ａ） 前記出力バッファの特定の待ち行列に利用可能
    な残余の記憶の量が前記ＦＩＦＯメモリの前記予め定め
    られた記憶容量よりも多くないとき、特定の優先順位の
    フレームされたデータを受取っている前記出力バッファ
    メモリの特定の待ち行列の「ほとんど一杯」の状態を検
    出するための手段と、 （ｂ） 前記「ほとんど一杯」の状態に応答して、前記
    システムメモリ手段から前記ＦＩＦＯメモリへの転送を
    出力するための、かつシステムメモリ手段から前記ＦＩ
    ＦＯメモリを介して前記出力バッファの異なる特定の待
    ち行列への異なる優先順位を有するデータの転送を開始
    するための手段とをさらに含む、請求項１３に記載の装
    置。
  16. 【請求項１６】 前記媒体に伝送されている前記出力バ
    ッファの特定の待ち行列に利用可能な残余の記憶量が前
    記ＦＩＦＯメモリの前記予め定められた記憶容量と等し
    くなったときを決定するための手段を含み、前記制御手
    段は前記検出手段に応答して、データを前記システムメ
    モリ手段から前記ＦＩＦＯメモリに転送するための手段
    を含む、請求項１３に記載の装置。
  17. 【請求項１７】 前記検出手段は、前記媒体に伝送され
    ている前記出力バッファの特定の待ち行列に利用可能な
    残余の記憶量が前記ＦＩＦＯメモリの前記予め定められ
    た記憶容量に等しくなったときを検出するための手段お
    よびそれに応答して、さらなるデータを前記システムメ
    モリ手段から前記ＦＩＦＯメモリに転送するための手段
    とを含む、請求項１６に記載の装置。
  18. 【請求項１８】 前記ＦＩＦＯメモリは物理的単一ＦＩ
    ＦＯメモリであり、かつ前記出力バッファの前記待ち行
    列は複数個の論理的ＦＩＦＯメモリとして構成される、
    請求項１２に記載の装置。
  19. 【請求項１９】 前記システムメモリ手段の任意のロケ
    ーションでの複数個のバッファを確立するための手段を
    含み、各々のバッファは特定の優先順位を有するデータ
    のフレームをストアするための前記システムメモリ手段
    における複数個の隣接するロケーションから形成され、
    かつ前記複数個のバッファをそれぞれに指す複数個の記
    述子リングを前記システムメモリ手段内に確立するため
    の手段とを含む、請求項１２に記載の装置。
  20. 【請求項２０】 複数個の異なった待ち行列に配列され
    たデータのフレームをストアするためのシステムメモリ
    とシステムメモリ手段とを各々が有する複数個のプロセ
    ッサを有し、各待ち行列のフレームは他の待ち行列のデ
    ータフレームの優先順位とは異なる優先順位を有してお
    り、ディジタルデータ更新経路を形成する光学媒体と、
    前記媒体に伝送されるべきフレームされたデータの複数
    個の待ち行列をそれぞれストアするための複数個の先入
    先出方式（ＦＩＦＯ）メモリ領域を有するように形成さ
    れた出力バッファメモリと、予め定められた記憶容量を
    有し、前記システムメモリ手段と前記出力バッファメモ
    リとの間に前記フレームされたデータのための単一の信
    号フロー経路を確立するＦＩＦＯメモリと、前記出力バ
    ッファメモリの前記ＦＩＦＯメモリ領域にストアされた
    前記フレームされたデータを前記媒体に伝送するための
    手段とを有する、ファイバ分配されたディジタルインタ
    ーフェイス（ＦＤＤＩ）ネットワークのための、 前記システムメモリと前記光学媒体とをインターフェイ
    スする方法であって、予め定められた状態に応答して、
    トークンの捕捉に際して前記光学媒体にアクセスし、か
    つそれに応答して、前記媒体に伝送されるべきフレーム
    されたデータの動きを、 （ａ） 前記媒体に伝送されるべき前記出力バッファの
    特定の待ち行列に利用可能な残余の記憶量を検出し、 （ｂ） フレームされたデータを前記ＦＩＦＯメモリか
    ら前記出力バッファメモリヘ転送し、 （ｃ） 前記特定の待ち行列のための残余の利用可能な
    前記記憶量が前記ＦＩＦＯメモリの前記予め定められた
    記憶容量より少なくないときにのみ、フレームされたデ
    ータを前記システムメモリ手段から前記ＦＩＦＯメモリ
    に転送することによって制御するステップを含む、方
    法。
  21. 【請求項２１】 伝送されるべきフレームされたデータ
    の移動を制御する前記ステップは、 （ａ） 前記特定の待ち行列において利用可能な残余の
    記憶の量が前記ＦＩＦＯメモリの前記予め定められた記
    憶容量よりも多くないとき、特定の優先順位のフレーム
    されたデータを受取っている前記出力バッファメモリの
    特定の待ち行列の「ほとんど一杯」の状態を検出するス
    テップと、 （ｂ） 前記「ほとんど一杯」の状態に応答して、前記
    システムメモリ手段から前記ＦＩＦＯメモリへのデータ
    の転送を終了し、かつ前記システムメモリ手段から前記
    ＦＩＦＯメモリを介して前記出力バッファの異なる特定
    の待ち行列への、異なる優先順位を有するデータの転送
    を開始するステップとを含む、請求項２０に記載の方
    法。
  22. 【請求項２２】 前記媒体に伝送されている前記出力バ
    ッファ内の特定の待ち行列に利用可能な残余の記憶量が
    前記ＦＩＦＯメモリの前記予め定められた記憶容量に等
    しくなったときを検出するステップと、それに応答し
    て、さらなるデータを前記システムメモリ手段から前記
    ＦＩＦＯメモリに転送するためのステップを含む、請求
    項２０に記載の方法。
JP12408691A 1990-05-29 1991-05-29 複数個のプロセッサとシステムメモリ手段とを含むネットワークアダプタのための装置、ネットワーク制御装置、制御方法 Expired - Fee Related JP3361824B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US529366 1990-05-29
US07/529,366 US5043981A (en) 1990-05-29 1990-05-29 Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO

Publications (2)

Publication Number Publication Date
JPH04233356A JPH04233356A (ja) 1992-08-21
JP3361824B2 true JP3361824B2 (ja) 2003-01-07

Family

ID=24109622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12408691A Expired - Fee Related JP3361824B2 (ja) 1990-05-29 1991-05-29 複数個のプロセッサとシステムメモリ手段とを含むネットワークアダプタのための装置、ネットワーク制御装置、制御方法

Country Status (5)

Country Link
US (1) US5043981A (ja)
EP (1) EP0459757B1 (ja)
JP (1) JP3361824B2 (ja)
AT (1) ATE182698T1 (ja)
DE (1) DE69131477T2 (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179664A (en) * 1989-04-14 1993-01-12 National Semiconductor Symbol-wide elasticity buffer with a read-only section and a read-write section
US5153877A (en) * 1989-04-21 1992-10-06 Kabushiki Kaisha Toshiba Packet network with communication resource allocation and call set up control of higher quality of service
US5477541A (en) * 1989-09-29 1995-12-19 White; Richard E. Addressing technique for storing and referencing packet data
US5185863A (en) * 1989-12-01 1993-02-09 National Semiconductor Corporation Byte-wide elasticity buffer
US5432920A (en) * 1990-04-13 1995-07-11 Hitachi, Ltd. Store control method with hierarchic priority scheme for computer system
US5136582A (en) * 1990-05-29 1992-08-04 Advanced Micro Devices, Inc. Memory management system and method for network controller
DE69017203T2 (de) * 1990-06-21 1995-08-10 Ibm Breitbandringkommunikationssystem und Zugriffssteuerungsverfahren.
US5182747A (en) * 1990-06-26 1993-01-26 International Business Machines Corporation Method for controlling the insertion of stations into fddi network
US5165021A (en) * 1991-01-18 1992-11-17 Racal-Datacom, Inc. Transmit queue with loadsheding
US5367643A (en) * 1991-02-06 1994-11-22 International Business Machines Corporation Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets
US5168495A (en) * 1991-05-10 1992-12-01 Ibm Corporation Nested frame communication protocol
US5379292A (en) * 1991-07-08 1995-01-03 Naldec Corporation Apparatus having priority order storages for recovery from failure of multiplex data transmission
US5311510A (en) * 1991-07-30 1994-05-10 The Furukawa Electric Co., Ltd. Data storing system for a communication control circuit
US5303347A (en) * 1991-12-27 1994-04-12 Digital Equipment Corporation Attribute based multiple data structures in host for network received traffic
US5440690A (en) * 1991-12-27 1995-08-08 Digital Equipment Corporation Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states
US5361372A (en) * 1991-12-27 1994-11-01 Digital Equipment Corporation Memory management for data transmission networks
DE69328320T2 (de) * 1992-01-09 2000-11-30 Cabletron Systems Inc Vorrichtung und Verfahren zur Datenübertragung zu und von einem Wirtrechnersystem
US5305321A (en) * 1992-02-24 1994-04-19 Advanced Micro Devices Ethernet media access controller with external address detection interface and associated method
US5444853A (en) * 1992-03-31 1995-08-22 Seiko Epson Corporation System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
US5355124A (en) * 1992-06-09 1994-10-11 Digital Equipment Corporation Wiring concentrator for data networks
JPH0695986A (ja) * 1992-06-19 1994-04-08 Westinghouse Electric Corp <We> リアルタイムデータ・イメージングネットワークシステム及びその操作方法
US5450544A (en) * 1992-06-19 1995-09-12 Intel Corporation Method and apparatus for data buffering and queue management of digital motion video signals
US5412782A (en) * 1992-07-02 1995-05-02 3Com Corporation Programmed I/O ethernet adapter with early interrupts for accelerating data transfer
US5434872A (en) * 1992-07-28 1995-07-18 3Com Corporation Apparatus for automatic initiation of data transmission
US5363485A (en) * 1992-10-01 1994-11-08 Xerox Corporation Bus interface having single and multiple channel FIFO devices using pending channel information stored in a circular queue for transfer of information therein
US5335326A (en) * 1992-10-01 1994-08-02 Xerox Corporation Multichannel FIFO device channel sequencer
SE501373C2 (sv) * 1992-12-17 1995-01-30 Televerket Anordning vid kommunikationsnät
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus
US5596578A (en) * 1993-10-04 1997-01-21 Fostex Corporation Of America Time division multiplexing data transfer system for digital audio data distribution
CA2130064C (en) * 1993-10-27 1999-05-18 Cory A. Cherichetti Method and apparatus for transferring data between a host processor and a subsystem processor in a data processing system
US5475685A (en) * 1993-10-27 1995-12-12 International Business Machines Corporation Multi-media flow control over FDDI synchronous networks
US5394390A (en) * 1993-10-29 1995-02-28 International Business Machines Corporation FDDI network test adapter history store circuit (HSC)
JP3143554B2 (ja) * 1993-12-09 2001-03-07 キヤノン株式会社 光通信方法及び光通信システム
US5499341A (en) * 1994-07-25 1996-03-12 Loral Aerospace Corp. High performance image storage and distribution apparatus having computer bus, high speed bus, ethernet interface, FDDI interface, I/O card, distribution card, and storage units
US5687316A (en) * 1994-07-29 1997-11-11 International Business Machines Corporation Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data
US5491691A (en) * 1994-08-16 1996-02-13 Motorola, Inc. Method and apparatus for pacing asynchronous transfer mode (ATM) data cell transmission
US6351780B1 (en) * 1994-11-21 2002-02-26 Cirrus Logic, Inc. Network controller using held data frame monitor and decision logic for automatically engaging DMA data transfer when buffer overflow is anticipated
US5594732A (en) 1995-03-03 1997-01-14 Intecom, Incorporated Bridging and signalling subsystems and methods for private and hybrid communications systems including multimedia systems
US5838683A (en) 1995-03-13 1998-11-17 Selsius Systems Inc. Distributed interactive multimedia system architecture
US7058067B1 (en) 1995-03-13 2006-06-06 Cisco Technology, Inc. Distributed interactive multimedia system architecture
US5519701A (en) * 1995-03-29 1996-05-21 International Business Machines Corporation Architecture for high performance management of multiple circular FIFO storage means
US5774745A (en) * 1995-03-31 1998-06-30 Cirrus Logic, Inc. Method and apparatus for writing and reading entries in an event status queue of a host memory
US5760792A (en) * 1995-05-01 1998-06-02 Intergraph Corporation Fifo logical addresses for control and error recovery
US5604742A (en) * 1995-05-31 1997-02-18 International Business Machines Corporation Communications system and method for efficient management of bandwidth in a FDDI station
US5956712A (en) * 1995-06-07 1999-09-21 International Business Machines Corporation Byte range locking in a distributed environment
US5812799A (en) * 1995-06-07 1998-09-22 Microunity Systems Engineering, Inc. Non-blocking load buffer and a multiple-priority memory system for real-time multiprocessing
US5737547A (en) * 1995-06-07 1998-04-07 Microunity Systems Engineering, Inc. System for placing entries of an outstanding processor request into a free pool after the request is accepted by a corresponding peripheral device
US5996019A (en) * 1995-07-19 1999-11-30 Fujitsu Network Communications, Inc. Network link access scheduling using a plurality of prioritized lists containing queue identifiers
DE69525531T2 (de) * 1995-09-04 2002-07-04 Hewlett Packard Co Dataverarbeitungssystem mit ringförmiger Warteschlange in einem Seitenspeicher
US5996018A (en) * 1995-12-06 1999-11-30 International Business Machines Corporation Method and apparatus to reduce jitter and end-to-end delay for multimedia data signalling
US6240065B1 (en) * 1996-01-08 2001-05-29 Galileo Technologies Ltd. Bit clearing mechanism for an empty list
AT408923B (de) * 1996-06-12 2002-04-25 Bse Elektro Technik Gmbh Regel- und/oder steuervorrichtung für die objektleittechnik
AT408819B (de) * 1996-06-12 2002-03-25 Bse Elektro Technik Ges M B H Regel- und/oder steuervorrichtung für die objektleittechnik
JP3268980B2 (ja) * 1996-09-02 2002-03-25 インターナショナル・ビジネス・マシーンズ・コーポレーション データ・バッファリング・システム
US5901291A (en) * 1996-10-21 1999-05-04 International Business Machines Corporation Method and apparatus for maintaining message order in multi-user FIFO stacks
US5970253A (en) * 1997-01-09 1999-10-19 Unisys Corporation Priority logic for selecting and stacking data
US6487212B1 (en) * 1997-02-14 2002-11-26 Advanced Micro Devices, Inc. Queuing structure and method for prioritization of frames in a network switch
US5842003A (en) * 1997-03-26 1998-11-24 Unisys Corporation Auxiliary message arbitrator for digital message transfer system in network of hardware modules
US6035348A (en) * 1997-06-30 2000-03-07 Sun Microsystems, Inc. Method for managing multiple ordered sets by dequeuing selected data packet from single memory structure
US6128295A (en) * 1997-07-11 2000-10-03 Telefonaktiebolaget Lm Ericsson Buffering of point-to-point and/or point-to-multipoint ATM cells
CA2236394C (en) * 1998-04-30 2003-01-21 Frederick C. Livermore Programmable transport and network architecture
US6529518B1 (en) * 1998-06-11 2003-03-04 Sun Microsystems, Inc. Method and apparatus for providing a network interface
JP3145083B2 (ja) * 1998-08-04 2001-03-12 松下電器産業株式会社 伝送システム，帯域管理装置，および帯域管理方法
GB2344029A (en) * 1998-10-02 2000-05-24 Gen Datacomm Adv Res Transmission of data packets of different size and priority
US6269413B1 (en) * 1998-10-30 2001-07-31 Hewlett Packard Company System with multiple dynamically-sized logical FIFOs sharing single memory and with read/write pointers independently selectable and simultaneously responsive to respective read/write FIFO selections
US6304936B1 (en) * 1998-10-30 2001-10-16 Hewlett-Packard Company One-to-many bus bridge using independently and simultaneously selectable logical FIFOS
US6557053B1 (en) 2000-01-04 2003-04-29 International Business Machines Corporation Queue manager for a buffer
US6862630B1 (en) * 2000-08-23 2005-03-01 Advanced Micro Devices, Inc. Network transmitter with data frame priority management for data transmission
US7099955B1 (en) 2000-10-19 2006-08-29 International Business Machines Corporation End node partitioning using LMC for a system area network
US6941350B1 (en) 2000-10-19 2005-09-06 International Business Machines Corporation Method and apparatus for reliably choosing a master network manager during initialization of a network computing system
US6978300B1 (en) * 2000-10-19 2005-12-20 International Business Machines Corporation Method and apparatus to perform fabric management
US7113995B1 (en) 2000-10-19 2006-09-26 International Business Machines Corporation Method and apparatus for reporting unauthorized attempts to access nodes in a network computing system
US6981025B1 (en) 2000-10-19 2005-12-27 International Business Machines Corporation Method and apparatus for ensuring scalable mastership during initialization of a system area network
US6990528B1 (en) 2000-10-19 2006-01-24 International Business Machines Corporation System area network of end-to-end context via reliable datagram domains
US7636772B1 (en) 2000-10-19 2009-12-22 International Business Machines Corporation Method and apparatus for dynamic retention of system area network management information in non-volatile store
AU2002229127A1 (en) * 2000-10-19 2002-04-29 Interactic Holdings, Llc Scaleable interconnect structure for parallel computing and parallel memory access
US20020073257A1 (en) * 2000-12-07 2002-06-13 Ibm Corporation Transferring foreign protocols across a system area network
DE10219359B4 (de) * 2002-04-30 2007-05-03 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren mit einem Queuemechanismus
US7339893B2 (en) * 2003-03-18 2008-03-04 Cisco Technology, Inc. Pre-empting low-priority traffic with high-priority traffic on a dedicated link
US7689738B1 (en) 2003-10-01 2010-03-30 Advanced Micro Devices, Inc. Peripheral devices and methods for transferring incoming data status entries from a peripheral to a host
US7826614B1 (en) 2003-11-05 2010-11-02 Globalfoundries Inc. Methods and apparatus for passing initialization vector information from software to hardware to perform IPsec encryption operation
US7533154B1 (en) * 2004-02-04 2009-05-12 Advanced Micro Devices, Inc. Descriptor management systems and methods for transferring data of multiple priorities between a host and a network
KR100733989B1 (ko) * 2004-12-08 2007-06-29 한국전자통신연구원 와이어스피드 실현을 위한 패킷 처리 장치 및 그 방법
US8213294B2 (en) * 2006-06-27 2012-07-03 International Business Machines Corporation Mechanism for detecting and clearing I/O fabric lockup conditions for error recovery
US7948999B2 (en) * 2007-05-04 2011-05-24 International Business Machines Corporation Signaling completion of a message transfer from an origin compute node to a target compute node
JP2009009512A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp バスシステム
US8806502B2 (en) * 2010-09-15 2014-08-12 Qualcomm Incorporated Batching resource requests in a portable computing device
US9098521B2 (en) 2010-09-15 2015-08-04 Qualcomm Incorporated System and method for managing resources and threshsold events of a multicore portable computing device
US9152523B2 (en) 2010-09-15 2015-10-06 Qualcomm Incorporated Batching and forking resource requests in a portable computing device
US20120254294A1 (en) * 2011-04-04 2012-10-04 International Business Machines Corporation Mainframe Web Client Servlet
US9251554B2 (en) 2012-12-26 2016-02-02 Analog Devices, Inc. Block-based signal processing
AU2013245529A1 (en) * 2013-10-18 2015-05-07 Cisco Technology, Inc. Network Interface
US10587526B2 (en) * 2016-05-30 2020-03-10 Walmart Apollo, Llc Federated scheme for coordinating throttled network data transfer in a multi-host scenario
CN110166378B (zh) * 2019-04-04 2023-06-16 珠海欧力配网自动化股份有限公司 一种用于配网终端调试维护的通信系统及方法
US11599644B2 (en) 2019-05-17 2023-03-07 Walmart Apollo, Llc Blocking insecure code with locking

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667323A (en) * 1985-09-03 1987-05-19 Allen-Bradley Company, Inc. Industrialized token passing network
KR920001576B1 (ko) * 1987-09-09 1992-02-18 가부시끼가이샤 도시바 토큰패싱 버스 방식을 사용한 네트워크 시스템
US4866704A (en) * 1988-03-16 1989-09-12 California Institute Of Technology Fiber optic voice/data network
US4914652A (en) * 1988-08-01 1990-04-03 Advanced Micro Devices, Inc. Method for transfer of data between a media access controller and buffer memory in a token ring network

Also Published As

Publication number Publication date
JPH04233356A (ja) 1992-08-21
DE69131477D1 (de) 1999-09-02
DE69131477T2 (de) 2000-05-04
EP0459757A3 (en) 1993-03-03
EP0459757A2 (en) 1991-12-04
ATE182698T1 (de) 1999-08-15
EP0459757B1 (en) 1999-07-28
US5043981A (en) 1991-08-27

Similar Documents

Publication Publication Date Title
JP3361824B2 (ja) 複数個のプロセッサとシステムメモリ手段とを含むネットワークアダプタのための装置、ネットワーク制御装置、制御方法
JP3452590B2 (ja) システムメモリからネットワークへのパケットに配列されるデータのフローを制御するネットワークアダプタおよびデータのフローを制御する方法
US5136582A (en) Memory management system and method for network controller
US5247626A (en) Fddi controller having flexible buffer management
US5884040A (en) Per-packet jamming in a multi-port bridge for a local area network
US5758075A (en) Multimedia communication apparatus and methods
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
US5193149A (en) Dual-path computer interconnect system with four-ported packet memory control
US6308218B1 (en) Address look-up mechanism in a multi-port bridge for a local area network
US5818844A (en) Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets
US5187780A (en) Dual-path computer interconnect system with zone manager for packet memory
JPH04336729A (ja) 汎用アダプタ
US5119374A (en) Method of and system for implementing multiple levels of asynchronous priority in FDDI networks
EP0903029A1 (en) Data structure to support multiple transmit packets for high performance
US6279052B1 (en) Dynamic sizing of FIFOs and packets in high speed serial bus applications
JP2507230B2 (ja) インタ―フェ―ス装置および方法並びに通信アダプタ
US6442168B1 (en) High speed bus structure in a multi-port bridge for a local area network
US6622183B1 (en) Data transmission buffer having frame counter feedback for re-transmitting aborted data frames
US6647443B1 (en) Multi-queue quality of service communication device
EP0459756A2 (en) Fiber distributed data interface network
EP0904651B1 (en) End of packet detection for storing multiple packets in an sram
EP1347597A2 (en) Embedded system having multiple data receiving channels
JPS635641A (ja) ゲ−トウエイ装置のバツフア管理方法
JPH0360253A (ja) 通信制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020910

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees