JPH03112328A - 無停電電源装置のバックアップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無停電電源装置に係：′）、特に入力側子
の瞬断若しくは入力電圧の瞬低の際に一定値をこえる出
力電圧を少なくとも一定時間に亙って保持することがで
きる無停電電源装置用バックアップ回路に関するもので
ある。

〔従来の技術〕

入力電圧の瞬断若しくは入力電圧の瞬低の際に、その出
力電圧を少なくとも一定時間に亙って一定値以上に保持
するだめの手段として例えば第８図に示すようなバック
アップ回路１００が提案され開発されている。

このバックアップ回路１００は、商用交流電源１０１を
整流する整流ブリッジ回路１０２と、この整流ブリッジ
回路１０２を介して電源１０１からの電荷を蓄えるコン
デンサ１０３とを有しており、例えば商用交流電源１０
１が瞬断すると、コンデンサ＋０３側からＩ）　Ｃ／　
Ｉ）　Ｃコンバータ１０４に向は一時的に電圧が印加さ
４Ｌる。

ところで、第８図におい−ｒＤｃ／ＤＣコンバータ１０
４内の入力インピーダンス１０５の抵抗値をＲ，コンデ
ン＋１１０３の容量値をＣ１商用電源１０１の正常時の
ＤＣに変換された入力側子を■、ＤＣ／ＤＣＣ／式−タ
１０４へ印加し制御するときの許容最低入力側子をｖ２
とすると、入力側子の瞬断若しくは入力側子の瞬低の際
にそのコンデンサからＤＣ／ＤＣＣ／式−タへ印加され
る電圧の保証時間ｔは、次式、即ち ｔ　＝−ＣＲＴｈ　［Ｖ２　／Ｖｌ　１］で一義的に決
定されており、はぼ入力コンデンサの容量値Ｃに比例し
ていることがわかる。

〔解決しようとする課題〕

従って、そのコンデンサによる出力電圧の保証時間ｔを
できるだけ長く確保しようとすると、その容量値Ｃを大
きくすればよいのであるが、その容量値Ｃは電源ユニッ
トの大きさ及び力率とも関係しているため、無制限に大
きくすることはできない。そこで、ＤＣ／ＤＣＣ／式−
タの制御可能な許容下限入力側子Ｖ２を極力低く設定し
て保証時間の延長を図ることも考えられるが、このよう
な場合にはトランスの利用率等が悪くなり、これも限界
がある。

この発明は、上記した従来の欠点に鑑み、入力電圧の瞬
断若しくは入力電圧の瞬低の際に、長時間に亙り出力電
圧の降下を極力防止することができるとともにトランス
の利用率の悪化を防止することができる小型化に好適な
無停電電源装置のバックアップ回路を提供することを目
的とするものである。

〔課題を解決するための手段〕

即ち、この発明は、入力電源側とＤＣ／ＤＣＣ／式−タ
の入力側との間に設けられ、前記入力側子の瞬断若しく
は瞬低に際して出力電圧を少なくとも一定時間一定値以
上に保持する無停電電源装置のバックアップ回路であっ
て、前記入力電源間に接続された第１コンデンサと、前
記入力電源に対しダイオードを介して第１コンデンサと
並列に接続された第２コンデンサと、前記ダイオード及
び第２コンデンサの接続点と入力電源の入力側子との間
に接続された第３コンデンサと、前記第１二」ンデン→
ノ：、二対し第２−ノンうン→Ｊ”と直列に接続され、
人ツノ電圧の瞬断若しくは瞬低の際に第３コンデンサ間
の電圧が一定値まで低下すると動作して第２コンデンサ
と入力電源の入力側子との間を開く第１スイッチング素
子と、前記第１コンデンサの正極と第２コンデンサの負
極との間に抵抗を介して接続され、第１スイッチがオン
して開くと動作して第１．第２コンデンサ間を閉じる第
２スイッチング素子とを備えたものである。

〔作用〕

この発明の無停電電源装置のバックアップ回路は、入力
側子が瞬断若しくは一定値以下に瞬低すると、蓄電され
ている第１〜第３コンデンサから所定の電子機器へ電力
が供給されるが、これらのコンデンサからの出力電圧が
低下して一定値に達すると、第１スイッチング素子が動
作して第２コンデンサと入力電源との間が開路し、さら
に第２スイッチング素子が動作して第１．第２コンデン
サ間が閉路する。このようにして第１．第２コンデンサ
が直列に回路を形成すると共に、これら第１、第２コン
デンサがＩＤ　Ｃ／　Ｄ　Ｃコンバータの内部インピー
ダンスに対して第３コンデンサと並列回路を形成し、直
列接続された第１．第２コンデンサの倍増されたコンデ
ンサ電圧がＤＣ／ＤＣＣ／式−タへ印加されて保証時間
が大幅に増大する。

〔実施例〕

以下この発明の一実施例について添付図面を参照しなが
ら説明する。

第１図はこの発明に係る無停電電源装置のバックアップ
回路を示すものであり、このバックアップ回路は、整流
部ｌと、第１コンデンサ２と、第２コンデンサ３と、第
３コンデンサ４き、ダイオード５と、第１スイツヂング
素子６と、抵抗７と、第２スイッチング素子８とから構
成されている。

なお、図中符号９は入力電源として使用する商用交流電
源、１０はＤＣ／ＤＣコンバータ１１側の内部インピー
ダンスを示すものである。また、この実施例では交流電
源を使用しているが直流電源を用い整流部を除いた構成
としてもよい。

整流部１は、交流電源（入力電源）９かろ出力される交
流電流を整流させるためのものであり、４個のダイオー
ドをブリッジ形に接続したブリッジ形全波整流回路が使
用されている。

第１コンデンサ２は、整流部ｌの入出力端子１ａ、ｌｂ
に接続されており、静電容量Ｃ４のちのが使用されてい
る。

第２コンデンサ３は、整流部１の入出力端子１ａ、ｌｂ
間においてダイオード５を介して第１コンデンサ２と並
列接続されており、静電容量Ｃ２のものが使用されてい
る。

第３コンデンサ４は、次に説明するダイオード５と第２
コンデンサ３との接続点へさ、整流部１の入力側子１ｂ
との間に接続されており、静電容量Ｃ３のものが使用さ
れている。

ダイオード５は、後に説明する停電等の際に一定時間経
過後の第４動作後に放電ループが形成されて第１．第２
コンデンサ２．３がそのループ回路側で放電されるのを
防止するだめのものであり、整流部１の出力端子ｌａ側
の第１コンデンサ２との接続点Ｂと第２二Ｊンデンサ３
の正極側との間に設けられているー 第１スイッチング素子６は、第２コンデンサ３の負極側
の第２スイッチング素子８との接続点Ｃと、第１コンデ
ンサ２の負極側の整流部１入力側子１ｂとの接続点りと
の間において設けられており、この実施例ではＦＥＴ　
（電界効果型トランジスタ）が使用されている。そして
、この第１スイッチング素子６は、平常時には接続点Ｃ
Ｄ間を閉路していると共に、後に説明する第３動作時に
そこを開路するようなっており、図示外の公知の制御回
路（以下これを第１制御部とよぶ）から出力される制御
信号によって制御されている。

抵抗７は、後に説明する第４動作の際、第２スイッチン
グ素子８のオン動作によってＤＣ／ＤＣコンバータ１１
に過大な入力側子が印加されて電気的にそのＤＣ／ＤＣ
コンバータ１１が破壊されるのを防止するだめのもので
あり、接続点ＣとＥとの間に第２スイッチング素子８と
直列に接続されている。そして、この抵抗７には、抵抗
値Ｒのものが使用されており、第１〜第３コンデンサ２
．３．／Ｉ及び負荷抵抗１０とによる時定数によってそ
のＤＣ／ＤＣコンバータに入力する電圧を一定値以下に
制御するようになっている。

第２スイッチング素子８は、第１コンデンサ２の正極と
第２コンデンサ３の負極との間に抵抗７を介して設けら
れており、この実施例では第１スイッチング素子６と同
様のＦ、ＥＴ（電界効果型トランジスタ）が使用されて
いる。そして、この第２スイッチング素子８は、平常時
には、第１コンデンサ２の正極側及び第２コンデンサ３
の負極側との間ＥＣを開路しているとともに後に説明す
る第１スイッチング素子６のオン動作後の第４動作時に
はそこを閉路するように図示外の公知の制御回路（以下
これを第２制御部とよぶ）から出力される制御信号によ
っ゛て制御されている。なお、この第１．第２スイッチ
ング素子としては特にＦＥＴに限定されるものではなく
、ＳＣＲやトライアック等であってもよい。

次に、この実施例の動作について説明する。

（１）平常時（第１動作時） 交流電源９から所定の出力電圧が正常に印加されている
ときは、第１スインチング素子（ｊがオン状態、第２ス
イッチンク素子８がオフ状態となっており、第２図に示
すような回路が形成されている。これによって、第１〜
第３コンデンサ２〜４には夫々第１電圧■１まで電荷が
充電される。

（２）瞬低時又は瞬断時（第２動作時）第１動作中に入
力電圧の低下若しくは入力電源が停止すると、第１〜第
３コンデンサ２〜４はＤＣ／ＤＣコンバータ１１の内部
インピーダンス１０に向けて放電を開始する。

（３）瞬低又は瞬断時から一定時間ｔＩ経過後０ （第３動作時） このようにして、第１〜第３コンデンサ２〜４が放電を
開始したのち一定時間ｔ１経過すると、つまり徐々にコ
ンデンサ電圧が低下して一定の電圧、第２電圧Ｖ２近傍
まで電圧が低下すると、第１制御部から制御信号が出力
されて第１スイッチング素子６がオフ動作し、第３図に
示すように第２二７ンデニ”）３と電源９との間の回路
が開く。

第２コンデンサ３の回路が開いたのち所定時間（△ｔ）
経過すると、さらに第１．第３コンデンサ２，４のコン
デンサ電圧が低下して第２電圧Ｖ２の極く近傍に達する
と、第２制御部から制御信号が出力されて第２スイッチ
ング素子８がオン動作し、第４図に示す回路が形成され
る。即ち、第１．第２コンデンサ２，３が直列に接続さ
れ、ＤＣ／ＤＣコンバータ１１の内部インピーダンス１
０に対して第１．第２コンデンサ２．３の各コンデンサ
電圧の合算値に近い状態まで上昇したものが出力される
。

なお、この上昇した直後の出力電圧ｅの時間を経過後の
値は、第４図に示す回路と等価回路である第５図におい
て、次式により、 ｅ２＝Ｋ　（Ａω、ｅ−”＋Ｂω２ｅ−””）求められ
る。但し、ここでＣ，−Ｃ２＝２Ｃとする。

Ｋ＝ＲＶ２　（２Ｃ十Ｃ，）。

ω２　＝１／（ω、ＣＣ，Ｒ，Ｒ）。

Δ−ω２（ω、−（Ｃ３＋２Ｃ）／Ｃ，＋ＣＲ，）　／
（（ω、−ω２）　・　（Ｃ３＋２Ｃ）／Ｃ３ＣＲ＋）
。

Ｂ＝　１−Ａ。

ところで、−船釣にＡとＢの符号が異なることから、上
式における各項についてグラフで示すと、第６図のよう
に一点鎖線及び２点鎖線で示す状態となり、従ってこれ
らを重ね合わせると、実線で示すような状態となること
がわかる。即ち、第１゜第２コンデンサ２，３を互いに
直列に接続させたとき、これらのコンデンサにより合算
されたコンデンサ電圧、つまり出力電圧は、第７図に示
すように第２電圧Ｖ２よりも上昇していき所定時間後に
ピーク値に達すると、その後降下している。なお、これ
によって所定の第２電圧Ｖ２を保持することができる時
間ｔ１は、 で決定されるため、従来の保持時間である時間が延長し
、その分入力コンデンサ電圧が有効活用できる。ただし
、ここで保持時間を決定する上式における第２項につい
ては、第３コンデンサ４の効果と抵抗７の抵抗値Ｒ１を
無視できる程小さいものとして求めである。なお、この
第２項については、従来の回路で放電し電圧が第２電圧
Ｖ２３ に達し、第１．第２コンデンサ２．３を直列に組み替え
た後の効果で有り、その直後の電圧は最大２Ｖ２に達す
るため増加時間△ｔは最大によって導出される。

〔効果〕

以上説明してきたように、この発明に係る無停電電源装
置のバックアップ回路によれば、入力側子の瞬低若しく
は瞬断が発生ずると、ＤＣ／ＤＣコンバータの内部に設
けた負荷抵抗と並列に接続されている第１〜第３コンデ
ンサからの放電作用によって出力電圧が与えられると共
に、これら第１〜第３コンデンサの出力電圧が低下して
一定値になると、第１．第２スイッチング素子が作動し
て第１．第２コンデンサが直列に接続された状態となっ
てＤＣ／ＤＣコンバータにその第１．第２コンデンサ電
圧を合算した値の近傍まで出力電圧４ が上昇するため、保証時間が大幅に伸び、信頼度が大幅
に向上する。

【図面の簡単な説明】

第１図はこの発明に係るバックアップ回路を示す構成図
、第２図はこの発明に係る第１動作時におけるバックア
ップ回路を示す回路図、第３図はこの発明に係る第３動
作時：こおけるバックアップ回路を示す回路図、第４図
はこの発明に係る第４動作時におけるバックアップ回路
を示す回路図、第５図は第４図の等価回路を示す回路図
、第６図は第４動作における出力電圧のグラフ、第７図
は本発明におけるバックアップ回路による瞬断・瞬低の
際の出力電圧の出力波形を示すグラフ、第８図は従来の
バックアップ回路を示す回路図である。 ９・・・入力電源、 １１・・・ＤＣ／ＤＣコンバータ、 ２・・・第１コンデンサ、 ３・・・第２コンデンサ、 ４・・・第３コンデンサ、 ５・・・ダイオード、 ５ ６・・・第１スイッチング素子、 ８・・・第２スイッチング素子。

Claims (1)

1. 【特許請求の範囲】 １、入力電源側とＤＣ／ＤＣコンバータ又はＡＣ／ＤＣ
   コンバータの入力側との間に設けられ、前記入力電圧の
   瞬断若しくは瞬低に際して出力電圧を少なくとも一定時
   間一定値以上に保持する無停電電源装置のバックアップ
   回路であって、前記入力電源間に接続された第１コンデ
   ンサと、前記入力電源に対しダイオードを介して第１コ
   ンデンサと並列に接続された第２コンデンサと、前記ダ
   イオード及び第２コンデンサの接続点と入力電源の入力
   端子との間に接続された第３コンデンサと、 前記第１コンデンサに対し第２コンデンサと直列に接続
   され、入力電圧の瞬断若しくは瞬低の際に第３コンデン
   サ間の電圧が一定値まで低下すると動作して第２コンデ
   ンサと入力電源の入力端子との間を開く第１スイッチン
   グ素子と、 前記第１コンデンサの正極と第２コンデンサの負極との
   間に抵抗を介して接続され、第１スイッチがオンして開
   くと動作して第１、第２コンデンサ間を閉じる第２スイ
   ッチング素子と を備えたことを特徴とする無停電電源装置用バックアッ
   プ回路。