JP2891721B2 - 無停電電源装置のバックアップ回路 - Google Patents
無停電電源装置のバックアップ回路Info
- Publication number
- JP2891721B2 JP2891721B2 JP1246147A JP24614789A JP2891721B2 JP 2891721 B2 JP2891721 B2 JP 2891721B2 JP 1246147 A JP1246147 A JP 1246147A JP 24614789 A JP24614789 A JP 24614789A JP 2891721 B2 JP2891721 B2 JP 2891721B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- input
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、無停電電源装置に係り、特に入力電圧の
瞬断若しくは入力電圧の瞬低の際に一定値をこえる出力
電圧を少なくとも一定時間に亙って保持することができ
る無停電電源装置用バックアップ回路に関するものであ
る。
瞬断若しくは入力電圧の瞬低の際に一定値をこえる出力
電圧を少なくとも一定時間に亙って保持することができ
る無停電電源装置用バックアップ回路に関するものであ
る。
〔従来の技術〕 入力電圧の瞬断若しくは入力電圧の瞬低の際に、その
出力電圧を少なくとも一定時間に亙って一定値以上に保
持するための手段として例えば第８図に示すようなバッ
クアップ回路100が提案され開発されている。
出力電圧を少なくとも一定時間に亙って一定値以上に保
持するための手段として例えば第８図に示すようなバッ
クアップ回路100が提案され開発されている。
このバックアップ回路100は、商用交流電源101を整流
する整流ブリッジ回路102と、この整流ブリッジ回路102
を介して電源101からの電荷を蓄えるコンデンサ103とを
有しており、例えば商用交流電源101が瞬断すると、コ
ンデンサ103側からDC/DCコンバータ104に向け一時的に
電圧が印加される。
する整流ブリッジ回路102と、この整流ブリッジ回路102
を介して電源101からの電荷を蓄えるコンデンサ103とを
有しており、例えば商用交流電源101が瞬断すると、コ
ンデンサ103側からDC/DCコンバータ104に向け一時的に
電圧が印加される。
ところで、第８図においてDC/DCコンバータ104内の入
力インピーダンス105の抵抗値をR,コンデンサ103の容量
値をC,商用電源101の正常時のDCに変換された入力電圧
をV1,DC/DCコンバータ104へ印加し制御するときの許容
最低入力電圧をV2とすると、入力電圧の瞬断若しくは入
力電圧の瞬低の際にそのコンデンサからDC/DCコンバー
タへ印加される電圧の保証時間ｔは、次式、即ち ｔ＝−CRln〔V2／V1〕 で一義的に決定されており、ほぼ入力コンデンサの容量
値Ｃに比例していることがわかる。
力インピーダンス105の抵抗値をR,コンデンサ103の容量
値をC,商用電源101の正常時のDCに変換された入力電圧
をV1,DC/DCコンバータ104へ印加し制御するときの許容
最低入力電圧をV2とすると、入力電圧の瞬断若しくは入
力電圧の瞬低の際にそのコンデンサからDC/DCコンバー
タへ印加される電圧の保証時間ｔは、次式、即ち ｔ＝−CRln〔V2／V1〕 で一義的に決定されており、ほぼ入力コンデンサの容量
値Ｃに比例していることがわかる。
従って、そのコンデンサによる出力電圧の保証時間ｔ
をできるだけ長く確保しようとすると、その容量値Ｃを
大きくすればよいのであるが、その容量値Ｃは電源ユニ
ットの大きさ及び力率とも関係しているため、無制限に
大きくすることはできない。そこで、DC/DCコンバータ
の制御可能な許容下限入力電圧V2を極力低く設定して保
証時間の延長を図ることも考えられるが、このような場
合にはトランスの利用率が悪くなり、これも限界があ
る。
をできるだけ長く確保しようとすると、その容量値Ｃを
大きくすればよいのであるが、その容量値Ｃは電源ユニ
ットの大きさ及び力率とも関係しているため、無制限に
大きくすることはできない。そこで、DC/DCコンバータ
の制御可能な許容下限入力電圧V2を極力低く設定して保
証時間の延長を図ることも考えられるが、このような場
合にはトランスの利用率が悪くなり、これも限界があ
る。
この発明は、上記した従来の欠点に鑑み、入力電圧の
瞬断若しくは入力電圧の瞬低の際に、長時間に亙り出力
電圧の降下を極力防止することができるとともにトラン
スの利用率の悪化を防止することができる小型化に好適
な無停電電源装置のバックアップ回路を提供することを
目的とするものである。
瞬断若しくは入力電圧の瞬低の際に、長時間に亙り出力
電圧の降下を極力防止することができるとともにトラン
スの利用率の悪化を防止することができる小型化に好適
な無停電電源装置のバックアップ回路を提供することを
目的とするものである。
即ち、この発明は、入力電源側とDC/DCコンバータの
入力側との間に設けられ、前記入力電圧の瞬断若しくは
瞬低に際して出力電圧を少なくとも一定時間一定値以上
に保持する無停電電源装置のバックアップ回路であっ
て、前記入力電源間に接続された第１コンデンサと、前
記入力電源に対しダイオードを介して第１コンデンサと
並列に接続された第２コンデンサと、前記ダイオード及
び第２コンデンサの接続点と入力電源の入力端子との間
に接続された第３コンデンサと、前記第１コンデンサに
対し第２コンデンサと直列に接続され、入力電圧の瞬断
若しくは瞬低の際に第３コンデンサ間の電圧が一定値ま
で低下すると動作して第２コンデンサと入力電源の入力
端子との間を開く第１スイッチング素子と、前記第１コ
ンデンサの正極と第２コンデンサの負極との間に抵抗を
介して接続され、第１スイッチがオンして開くと動作し
て第1,第２コンデンサ間を閉じる第２スイッチング素子
とを備えたものである。
入力側との間に設けられ、前記入力電圧の瞬断若しくは
瞬低に際して出力電圧を少なくとも一定時間一定値以上
に保持する無停電電源装置のバックアップ回路であっ
て、前記入力電源間に接続された第１コンデンサと、前
記入力電源に対しダイオードを介して第１コンデンサと
並列に接続された第２コンデンサと、前記ダイオード及
び第２コンデンサの接続点と入力電源の入力端子との間
に接続された第３コンデンサと、前記第１コンデンサに
対し第２コンデンサと直列に接続され、入力電圧の瞬断
若しくは瞬低の際に第３コンデンサ間の電圧が一定値ま
で低下すると動作して第２コンデンサと入力電源の入力
端子との間を開く第１スイッチング素子と、前記第１コ
ンデンサの正極と第２コンデンサの負極との間に抵抗を
介して接続され、第１スイッチがオンして開くと動作し
て第1,第２コンデンサ間を閉じる第２スイッチング素子
とを備えたものである。
この発明の無停電電源装置のバックアップ回路は、入
力電圧が瞬断若しくは一定値以下に瞬低すると、蓄電さ
れている第１〜第３コンデンサから所定の電子機器へ電
力が供給されるが、これらのコンデンサからの出力電圧
が低下して一定値に達すると、第１スイッチング素子が
動作して第２コンデンサと入力電源との間が開路し、さ
らに第２スイッチング素子が動作して第1,第２コンデン
サ間が閉路する。このようにして第1,第２コンデンサが
直列に回路を形成すると共に、これら第1,第２コンデン
サがDC/DCコンバータの内部インピーダンスに対して第
３コンデンサと並列回路を形成し、直列接続された第1,
第２コンデンサの倍増されたコンデンサ電圧がDC/DCコ
ンバータへ印加されて保証時間が大幅に増大する。
力電圧が瞬断若しくは一定値以下に瞬低すると、蓄電さ
れている第１〜第３コンデンサから所定の電子機器へ電
力が供給されるが、これらのコンデンサからの出力電圧
が低下して一定値に達すると、第１スイッチング素子が
動作して第２コンデンサと入力電源との間が開路し、さ
らに第２スイッチング素子が動作して第1,第２コンデン
サ間が閉路する。このようにして第1,第２コンデンサが
直列に回路を形成すると共に、これら第1,第２コンデン
サがDC/DCコンバータの内部インピーダンスに対して第
３コンデンサと並列回路を形成し、直列接続された第1,
第２コンデンサの倍増されたコンデンサ電圧がDC/DCコ
ンバータへ印加されて保証時間が大幅に増大する。
以下この発明の一実施例について添付図面を参照しな
がら説明する。
がら説明する。
第１図はこの発明に係る無停電電源装置のバックアッ
プ回路を示すものであり、このバックアップ回路は、整
流部１と、第１コンデンサ２と、第２コンデンサ３と、
第３コンデンサ４と、ダイオード５と、第１スイッチン
グ素子６と、抵抗７と、第２スイッチング素子８とから
構成されている。
プ回路を示すものであり、このバックアップ回路は、整
流部１と、第１コンデンサ２と、第２コンデンサ３と、
第３コンデンサ４と、ダイオード５と、第１スイッチン
グ素子６と、抵抗７と、第２スイッチング素子８とから
構成されている。
なお、図中符号９は入力電源として使用する商用交流
電源,10はDC/DCコンバータ11側の内部インピーダンスを
示すものである。また、この実施例では交流電源を使用
しているが直流電源を用い整流部を除いた構成としても
よい。
電源,10はDC/DCコンバータ11側の内部インピーダンスを
示すものである。また、この実施例では交流電源を使用
しているが直流電源を用い整流部を除いた構成としても
よい。
整流部１は、交流電源（入力電源）９から出力される
交流電源を整流させるためのものであり、４個のダイオ
ードをブリッジ形に接続したブリッジ形全波整流回路が
使用されている。
交流電源を整流させるためのものであり、４個のダイオ
ードをブリッジ形に接続したブリッジ形全波整流回路が
使用されている。
第１コンデンサ２は、整流部１の入出力端子1a,1bに
接続されており、静電容量C1のものが使用されている。
接続されており、静電容量C1のものが使用されている。
第２コンデンサ３は、整流部１の入出力端子1a,1b間
においてダイオード５を介して第１コンデンサ２と並列
接続されており、静電容量C2のものが使用されている。
においてダイオード５を介して第１コンデンサ２と並列
接続されており、静電容量C2のものが使用されている。
第３コンデンサ４は、次に説明するダイオード５と第
２コンデンサ３との接続点Ａと、整流部１の入力端子1b
との間に接続されており、静電容量C3のものが使用され
ている。
２コンデンサ３との接続点Ａと、整流部１の入力端子1b
との間に接続されており、静電容量C3のものが使用され
ている。
ダイオード５は、後に説明する停電等の際に一定時間
経過後の第４動作後に放電ループが形成されて第1,第２
コンデンサ2,3がそのループ回路側で放電されるのを防
止するためのものであり、整流部１の出力端子1a側の第
１コンデンサ２との接続点Ｂと第２コンデンサ３の正極
側との間に設けられている。
経過後の第４動作後に放電ループが形成されて第1,第２
コンデンサ2,3がそのループ回路側で放電されるのを防
止するためのものであり、整流部１の出力端子1a側の第
１コンデンサ２との接続点Ｂと第２コンデンサ３の正極
側との間に設けられている。
第１スイッチング素子６は、第２コンデンサ３の負極
側の第２スイッチング素子８との接続点Ｃと、第１コン
デンサ２の負極側の整流部１入力端子1bとの接続点Ｄと
の間において設けられており、この実施例ではFET（電
界効果型トランジスタ）が使用されている。そして、こ
の第１スイッチング素子６は、平常時には接続点CD間を
閉路していると共に、後に説明する第３動作時にそこを
開路するようになっており、図示外の公知の制御回路
（以下これを第１制御部とよぶ）から出力される制御信
号によって制御されている。
側の第２スイッチング素子８との接続点Ｃと、第１コン
デンサ２の負極側の整流部１入力端子1bとの接続点Ｄと
の間において設けられており、この実施例ではFET（電
界効果型トランジスタ）が使用されている。そして、こ
の第１スイッチング素子６は、平常時には接続点CD間を
閉路していると共に、後に説明する第３動作時にそこを
開路するようになっており、図示外の公知の制御回路
（以下これを第１制御部とよぶ）から出力される制御信
号によって制御されている。
抵抗７は、後に説明する第４動作の際、第２スイッチ
ング素子８のオン動作によってDC/DCコンバータ11に過
大な入力電圧が印加されて電気的にそのDC/DCコンバー
タ11が破壊されるのを防止するためのものであり、接続
点ＣとＥとの間に第２スイッチング素子８と直列に接続
されている。そして、この抵抗７には、抵抗値R1のもの
が使用されており、第１〜第３コンデンサ2,3,4及び負
荷抵抗10とによる時定数によってそのDC/DCコンバータ
に入力する電圧を一定値以下に制御するようになってい
る。
ング素子８のオン動作によってDC/DCコンバータ11に過
大な入力電圧が印加されて電気的にそのDC/DCコンバー
タ11が破壊されるのを防止するためのものであり、接続
点ＣとＥとの間に第２スイッチング素子８と直列に接続
されている。そして、この抵抗７には、抵抗値R1のもの
が使用されており、第１〜第３コンデンサ2,3,4及び負
荷抵抗10とによる時定数によってそのDC/DCコンバータ
に入力する電圧を一定値以下に制御するようになってい
る。
第２スイッチング素子８は、第１コンデンサ２の正極
と第２コンデンサ３の負極との間に抵抗７を介して設け
られており、この実施例では第１スイッチング素子６と
同様のFET（電界効果型トランジスタ）が使用されてい
る。そして、この第２スイッチング素子８は、平常時に
は、第１コンデンサ２の正極側及び第２コンデンサ３の
負極側との間ECを開路しているとともに後に説明する第
１スイッチング素子６のオン動作後の第４動作時にはそ
こを閉路するように図示外の公知の制御回路（以下これ
を第２制御部とよぶ）から出力される制御信号によって
制御されている。なお、この第1,第２スイッチング素子
としては特にFETに限定されるものではなく、SCRやトラ
イアック等であってもよい。
と第２コンデンサ３の負極との間に抵抗７を介して設け
られており、この実施例では第１スイッチング素子６と
同様のFET（電界効果型トランジスタ）が使用されてい
る。そして、この第２スイッチング素子８は、平常時に
は、第１コンデンサ２の正極側及び第２コンデンサ３の
負極側との間ECを開路しているとともに後に説明する第
１スイッチング素子６のオン動作後の第４動作時にはそ
こを閉路するように図示外の公知の制御回路（以下これ
を第２制御部とよぶ）から出力される制御信号によって
制御されている。なお、この第1,第２スイッチング素子
としては特にFETに限定されるものではなく、SCRやトラ
イアック等であってもよい。
次に、この実施例の動作について説明する。
（１）平常時（第１動作時） 交流電源９から所定の出力電圧が正常に印加されてい
るときは、第１スイッチング素子６がオン状態、第２ス
イッチング素子８がオフ状態となっており、第２図に示
すような回路が形成されている。これによって、第１〜
第３コンデンサ２〜４には夫々第１電圧V1まで電荷が充
電される。
るときは、第１スイッチング素子６がオン状態、第２ス
イッチング素子８がオフ状態となっており、第２図に示
すような回路が形成されている。これによって、第１〜
第３コンデンサ２〜４には夫々第１電圧V1まで電荷が充
電される。
（２）瞬低時又は瞬断時（第２動作時） 第１動作中に入力電圧の低下若しくは入力電源が停止
すると、第１〜第３コンデンサ２〜４はDC/DCコンバー
タ11の内部インピーダンス10に向けて放電を開始する。
すると、第１〜第３コンデンサ２〜４はDC/DCコンバー
タ11の内部インピーダンス10に向けて放電を開始する。
（３）瞬低又は瞬断時から一定時間t1経過後（第３動作
時） このようにして、第１〜第３コンデンサ２〜４が放電
を開始したのち一定時間t1経過すると、つまり徐々にコ
ンデンサ電圧が低下して一定の電圧、第２電圧V2近傍ま
で電圧が低下すると、第１制御部から制御信号が出力さ
れて第１スイッチング素子６がオフ動作し、第３図に示
すように第２コンデンサ３と電源９との間の回路が開
く。
時） このようにして、第１〜第３コンデンサ２〜４が放電
を開始したのち一定時間t1経過すると、つまり徐々にコ
ンデンサ電圧が低下して一定の電圧、第２電圧V2近傍ま
で電圧が低下すると、第１制御部から制御信号が出力さ
れて第１スイッチング素子６がオフ動作し、第３図に示
すように第２コンデンサ３と電源９との間の回路が開
く。
（４）瞬低又は瞬断時から一定時間（t1＋Δｔ）経過後
（第４動作時） 第２コンデンサ３の回路が開いたのち所定時間（Δ
ｔ）経過すると、さらに第1,第３コンデンサ2,4のコン
デンサ電圧が低下して第２電圧V2の極く近傍に達する
と、第２制御部から制御信号が出力されて第２スイッチ
ング素子８がオン動作し、第４図に示す回路が形成され
る。即ち、第1,第２コンデンサ2,3が直列に接続され、D
C/DCコンバータ11の内部インピーダンス10に対して第1,
第２コンデンサ2,3の各コンデンサ電圧の合算値に近い
状態まで上昇したものが出力される。
（第４動作時） 第２コンデンサ３の回路が開いたのち所定時間（Δ
ｔ）経過すると、さらに第1,第３コンデンサ2,4のコン
デンサ電圧が低下して第２電圧V2の極く近傍に達する
と、第２制御部から制御信号が出力されて第２スイッチ
ング素子８がオン動作し、第４図に示す回路が形成され
る。即ち、第1,第２コンデンサ2,3が直列に接続され、D
C/DCコンバータ11の内部インピーダンス10に対して第1,
第２コンデンサ2,3の各コンデンサ電圧の合算値に近い
状態まで上昇したものが出力される。
なお、この上昇した直後の出力電圧ｅの時間ｔ経過後
の値は、第４図に示す回路と等価回路である第５図にお
いて、次式により、 e2＝Ｋ｛Ａω1e−ω1t＋Ｂω2e−ω2t｝ 求められる。但し、ここでC1＝C2＝2Cとする。
の値は、第４図に示す回路と等価回路である第５図にお
いて、次式により、 e2＝Ｋ｛Ａω1e−ω1t＋Ｂω2e−ω2t｝ 求められる。但し、ここでC1＝C2＝2Cとする。
Ｋ＝RV2(2C+C3)， ω2＝1/（ω1CC3R1R）， Ａ＝ω2｛ω1−（C3＋2C）／C3CR1｝／｛（ω1−ω2）
・（C3＋2C）／C3CR1｝， Ｂ＝１−A, ところで、一般的にＡとＢの符号が異なることから、
上式における各項についてグラフで示すと、第６図のよ
うに一点鎖線及び２点鎖線で示す状態となり、従ってこ
れらを重ね合わせると、実線で示すような状態となるこ
とがわかる。即ち、第1,第２コンデンサ2,3を互いに直
列に接続させたとき、これらのコンデンサにより合算さ
れたコンデンサ電圧、つまり出力電圧は、第７図に示す
ように第２電圧V2よりも上昇していき所定時間後にピー
ク値に達すると、その後降下している。なお、これによ
って所定の第２電圧V2を保持することができる時間t
1は、 で決定されるため、従来の保持時間である よりも最大 だけ保持時間が延長し、その分入力コンデンサ電圧が有
効活用できる。ただし、ここで保持時間を決定する上式
における第２項については、第３コンデンサ４の効果と
抵抗７の抵抗値R1を無視できる程小さいものとして求め
てある。なお、この第２項については、従来の回路で放
電し電圧が第２電圧V2に達し、第1,第２コンデンサ2,3
を直列に組み替えた後の効果で有り、その直後の電圧は
最大２V2に達するため増加時間Δｔは最大 によって導出される。
・（C3＋2C）／C3CR1｝， Ｂ＝１−A, ところで、一般的にＡとＢの符号が異なることから、
上式における各項についてグラフで示すと、第６図のよ
うに一点鎖線及び２点鎖線で示す状態となり、従ってこ
れらを重ね合わせると、実線で示すような状態となるこ
とがわかる。即ち、第1,第２コンデンサ2,3を互いに直
列に接続させたとき、これらのコンデンサにより合算さ
れたコンデンサ電圧、つまり出力電圧は、第７図に示す
ように第２電圧V2よりも上昇していき所定時間後にピー
ク値に達すると、その後降下している。なお、これによ
って所定の第２電圧V2を保持することができる時間t
1は、 で決定されるため、従来の保持時間である よりも最大 だけ保持時間が延長し、その分入力コンデンサ電圧が有
効活用できる。ただし、ここで保持時間を決定する上式
における第２項については、第３コンデンサ４の効果と
抵抗７の抵抗値R1を無視できる程小さいものとして求め
てある。なお、この第２項については、従来の回路で放
電し電圧が第２電圧V2に達し、第1,第２コンデンサ2,3
を直列に組み替えた後の効果で有り、その直後の電圧は
最大２V2に達するため増加時間Δｔは最大 によって導出される。
以上説明してきたように、この発明に係る無停電電源
装置のバックアップ回路によれば、入力電圧の瞬低若し
くは瞬断が発生すると、DC/DCコンバータの内部に設け
た負荷抵抗と並列に接続されている第１〜第３コンデン
サからの放電作用によって出力電圧が与えられると共
に、これら第１〜第３コンデンサの出力電圧が低下して
一定値になると、第1,第２スイッチング素子が作動して
第1,第２コンデンサが直列に接続された状態となってDC
/DCコンバータにその第1,第２コンデンサ電圧を合算し
た値の近傍まで出力電圧が上昇するため、保証時間が大
幅に伸び、信頼度が大幅に向上する。
装置のバックアップ回路によれば、入力電圧の瞬低若し
くは瞬断が発生すると、DC/DCコンバータの内部に設け
た負荷抵抗と並列に接続されている第１〜第３コンデン
サからの放電作用によって出力電圧が与えられると共
に、これら第１〜第３コンデンサの出力電圧が低下して
一定値になると、第1,第２スイッチング素子が作動して
第1,第２コンデンサが直列に接続された状態となってDC
/DCコンバータにその第1,第２コンデンサ電圧を合算し
た値の近傍まで出力電圧が上昇するため、保証時間が大
幅に伸び、信頼度が大幅に向上する。
【図面の簡単な説明】 第１図はこの発明に係るバックアップ回路を示す構成
図、第２図はこの発明に係る第１動作時におけるバック
アップ回路を示す回路図、第３図はこの発明に係る第３
動作時におけるバックアップ回路を示す回路図、第４図
はこの発明に係る第４動作時におけるバックアップ回路
を示す回路図、第５図は第４図の等価回路を示す回路
図、第６図は第４動作における出力電圧のグラフ、第７
図は本発明におけるバックアップ回路による瞬断・瞬低
の際の出力電圧の出力波形を示すグラフ、第８図は従来
のバックアップ回路を示す回路図である。 ９…入力電源、11…DC/DCコンバータ、２…第１コンデ
ンサ、３…第２コンデンサ、４…第３コンデンサ、５…
ダイオード、６…第１スイッチング素子、８…第２スイ
ッチング素子。
図、第２図はこの発明に係る第１動作時におけるバック
アップ回路を示す回路図、第３図はこの発明に係る第３
動作時におけるバックアップ回路を示す回路図、第４図
はこの発明に係る第４動作時におけるバックアップ回路
を示す回路図、第５図は第４図の等価回路を示す回路
図、第６図は第４動作における出力電圧のグラフ、第７
図は本発明におけるバックアップ回路による瞬断・瞬低
の際の出力電圧の出力波形を示すグラフ、第８図は従来
のバックアップ回路を示す回路図である。 ９…入力電源、11…DC/DCコンバータ、２…第１コンデ
ンサ、３…第２コンデンサ、４…第３コンデンサ、５…
ダイオード、６…第１スイッチング素子、８…第２スイ
ッチング素子。
Claims (1)
- 【請求項１】入力電源側とDC/DCコンバータ又はAC/DCコ
ンバータの入力側との間に設けられ、前記入力電圧の瞬
断若しくは瞬低に際して出力電圧を少なくとも一定時間
一定値以上に保持する無停電電源装置のバックアップ回
路であって、 前記入力電源間に接続された第１コンデンサと、 前記入力電源に対しダイオードを介して第１コンデンサ
と並列に接続された第２コンデンサと、 前記ダイオード及び第２コンデンサの接続点と入力電源
の入力端子との間に接続された第３コンデンサと、 前記第１コンデンサに対し第２コンデンサと直列に接続
され、入力電圧の瞬断若しくは瞬低の際に第３コンデン
サ間の電圧が一定値まで低下すると動作して第２コンデ
ンサと入力電源の入力端子との間を開く第１スイッチン
グ素子と、 前記第１コンデンサの正極と第２コンデンサの負極との
間に抵抗を介して接続され、第１スイッチがオンして開
くと動作して第1,第２コンデンサ間を閉じる第２スイッ
チング素子と を備えたことを特徴とする無停電電源装置用バックアッ
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246147A JP2891721B2 (ja) | 1989-09-21 | 1989-09-21 | 無停電電源装置のバックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246147A JP2891721B2 (ja) | 1989-09-21 | 1989-09-21 | 無停電電源装置のバックアップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03112328A JPH03112328A (ja) | 1991-05-13 |
| JP2891721B2 true JP2891721B2 (ja) | 1999-05-17 |
Family
ID=17144186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246147A Expired - Lifetime JP2891721B2 (ja) | 1989-09-21 | 1989-09-21 | 無停電電源装置のバックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891721B2 (ja) |
-
1989
- 1989-09-21 JP JP1246147A patent/JP2891721B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03112328A (ja) | 1991-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635804A (en) | Power supply apparatus and method for an electric vehicle | |
| US6414403B2 (en) | Power unit | |
| JP2628642B2 (ja) | 自動電圧切替電源 | |
| US20090195221A1 (en) | Capacitor charger with a modulated current varying with an input voltage and method thereof | |
| US6906497B2 (en) | Enabling circuit for avoiding negative voltage transients | |
| JPH0313827B2 (ja) | ||
| US6949912B2 (en) | Enabling circuit for avoiding negative voltage transients | |
| US20020030412A1 (en) | Efficient battery transfer circuit | |
| US5337228A (en) | Differential charging circuit | |
| JP2891721B2 (ja) | 無停電電源装置のバックアップ回路 | |
| JPH0464209B2 (ja) | ||
| US6111365A (en) | Fast starting, surge limited, electronic ballast | |
| US6801063B1 (en) | Charge compensated bootstrap driving circuit | |
| US20050253556A1 (en) | Battery charging control | |
| JPH1014134A (ja) | 安定化電源回路 | |
| US6298116B1 (en) | X-ray examination apparatus | |
| JP3226396B2 (ja) | 直流電源装置 | |
| JP2000262057A (ja) | 制御用補助電源の起動回路 | |
| JPH0576141A (ja) | 直流電源の立ち上がり特性改善装置 | |
| JP3203922B2 (ja) | 直流電源装置 | |
| KR940004485Y1 (ko) | 릴레이와 저항을 이용한 콘덴서 방전회로 | |
| JPS63209467A (ja) | スイツチング電源 | |
| JP3404996B2 (ja) | 電源回路 | |
| JPH0258860B2 (ja) | ||
| JPH0393460A (ja) | ２電圧電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |