JPH03108729A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH03108729A JPH03108729A JP24736789A JP24736789A JPH03108729A JP H03108729 A JPH03108729 A JP H03108729A JP 24736789 A JP24736789 A JP 24736789A JP 24736789 A JP24736789 A JP 24736789A JP H03108729 A JPH03108729 A JP H03108729A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- field effect
- silicon oxide
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241000683481 Oedostethus Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業」ｊ」上止た腎
この発明は電界効果型トランジスタに関し、特に化合物
半導体の電界効果型トランジスタにおける電極間の表面
保護膜の構造に関する。
半導体の電界効果型トランジスタにおける電極間の表面
保護膜の構造に関する。
従来血岐鼾
従来、化合物半導体を用いた電界効果型トランジスタの
保護膜としては、第４図に示すように、シリコンの酸化
膜又は窒化膜が使用されてきた。
保護膜としては、第４図に示すように、シリコンの酸化
膜又は窒化膜が使用されてきた。
第４図において、１はソース電極、２はドレイン電極、
３はゲート電極、４はＮ型導電層、５は絶縁性層で、８
は前記ソース電極１〜Ｎ型導電層４を保護する絶縁膜と
してのシリコンの酸化膜又はシリコンの窒化膜である。
３はゲート電極、４はＮ型導電層、５は絶縁性層で、８
は前記ソース電極１〜Ｎ型導電層４を保護する絶縁膜と
してのシリコンの酸化膜又はシリコンの窒化膜である。
よ゛
従来の保護膜において、シリコンの酸化膜を使用した場
合は、保護膜と化合物半導体の界面に負の電荷が生じ、
半導体内に空乏層ができ、電界効果型トランジスタの性
能を悪化させるという欠点があった。一方、シリコンの
窒化膜を使用した場合は、ゲート・ドレイン間にかかる
高電界のため、窒化膜中のシリコンが遊離し、絶縁破壊
による耐圧劣化という欠点を有していた。
合は、保護膜と化合物半導体の界面に負の電荷が生じ、
半導体内に空乏層ができ、電界効果型トランジスタの性
能を悪化させるという欠点があった。一方、シリコンの
窒化膜を使用した場合は、ゲート・ドレイン間にかかる
高電界のため、窒化膜中のシリコンが遊離し、絶縁破壊
による耐圧劣化という欠点を有していた。
−−めの
この発明の電界効果型トランジスタは、ゲート・ドレイ
ン間のゲート側の一部をシリコン酸化膜で保護し、ゲー
トΦドレイン間の残余部及びゲート・ソース間をシリコ
ン窒化膜で保護する構造となっている。
ン間のゲート側の一部をシリコン酸化膜で保護し、ゲー
トΦドレイン間の残余部及びゲート・ソース間をシリコ
ン窒化膜で保護する構造となっている。
仁且
上記の構造では、電界効果型トランジスタにおいて、最
も高い電界のかかるゲート・ドレイン間のゲート端より
か、シリコンの酸化膜で保護されており、絶縁破壊によ
る耐圧劣化という問題がない。
も高い電界のかかるゲート・ドレイン間のゲート端より
か、シリコンの酸化膜で保護されており、絶縁破壊によ
る耐圧劣化という問題がない。
一方、ゲート・ソース間及びゲート・ドレイン間の大半
を、表面がら空乏層の広がらないシリコン窒化膜で保護
することにより、電界効果型トランジスタの性能に大き
く影響するゲート・ソース及びゲート・ドレイン間の抵
抗は高くならず、保護膜形成による性能の悪化は起こら
ない。
を、表面がら空乏層の広がらないシリコン窒化膜で保護
することにより、電界効果型トランジスタの性能に大き
く影響するゲート・ソース及びゲート・ドレイン間の抵
抗は高くならず、保護膜形成による性能の悪化は起こら
ない。
尖血桝
以下、砒化ガリウム電界効果型トランジスタに本発明を
適用した場合について説明する。
適用した場合について説明する。
第１図は本発明による電界効果型トランジスタの断面図
を示す。図において、１はソース電極。
を示す。図において、１はソース電極。
２はドレイン電極、３はゲート電極、４はＮ型導電層、
５は基板となる絶縁性層で、ゲート・ドレイン間のゲー
ト端よりの部分がシリコン酸化膜６で保護され、ゲート
・ドレイン間の残余部分及びゲート番ソース間がシリコ
ン窒化膜７で保護されている。
５は基板となる絶縁性層で、ゲート・ドレイン間のゲー
ト端よりの部分がシリコン酸化膜６で保護され、ゲート
・ドレイン間の残余部分及びゲート番ソース間がシリコ
ン窒化膜７で保護されている。
第２図（Ａ）〜（Ｆ）は、第１図の電界効果型トランジ
スタを製造する手順を説明するための断面図で、絶縁性
層５の上にＮ型導電層４を形成し、その上にソース、ド
レイン、ゲートメ電極１，２゜３の形成（Ａ）、シリコ
ン酸化膜６の成長ＣＢ）、ホトレジスト９によるパター
ン形成（Ｃ）、シリコン酸化膜６のエツチング（Ｄ）、
ホトレジスト除去（Ｅ）、シリコン窒化膜７の成長（Ｆ
）を行う。
スタを製造する手順を説明するための断面図で、絶縁性
層５の上にＮ型導電層４を形成し、その上にソース、ド
レイン、ゲートメ電極１，２゜３の形成（Ａ）、シリコ
ン酸化膜６の成長ＣＢ）、ホトレジスト９によるパター
ン形成（Ｃ）、シリコン酸化膜６のエツチング（Ｄ）、
ホトレジスト除去（Ｅ）、シリコン窒化膜７の成長（Ｆ
）を行う。
以」―のような手順で形成された砒化ガリウム電界効果
型トランジスタは、動作中量も高電界がかかるゲート・
ドレイン間のゲート端が、構造的に安定しているシリコ
ンの酸化膜で保護されているため、耐圧劣化を起こさな
い。一方、性能に太きく影響するゲート・ソース間及び
ゲート・ドレイン間の大部分がシリコン窒化膜によって
保護されているため、絶縁膜から砒化ガリウムへの空乏
層の広がりがほとんどなく、保護膜形成によりゲート争
ソース間及びゲート・ドレイン間の抵抗の性能を悪化さ
せることなく、第３図に示すように良好な特性が得られ
るという利点がある。
型トランジスタは、動作中量も高電界がかかるゲート・
ドレイン間のゲート端が、構造的に安定しているシリコ
ンの酸化膜で保護されているため、耐圧劣化を起こさな
い。一方、性能に太きく影響するゲート・ソース間及び
ゲート・ドレイン間の大部分がシリコン窒化膜によって
保護されているため、絶縁膜から砒化ガリウムへの空乏
層の広がりがほとんどなく、保護膜形成によりゲート争
ソース間及びゲート・ドレイン間の抵抗の性能を悪化さ
せることなく、第３図に示すように良好な特性が得られ
るという利点がある。
光肌Δ処策
以」二説明したように、この発明は化合物半導体を用い
た電界効果型トランジスタにおいて、電極間の表面を保
護する絶縁膜として、ゲート・ドレイン間のゲート側に
シリコンの酸化膜、ゲート・ドレイン間のドレイン側及
びゲート・ソース間にシリコンの窒化膜を使用すること
により、動作時にゲート・ドレイン間に高電界がかかっ
ても、耐圧劣化が起こるようなことがなく、かつ、保護
膜を形成することによりゲート・ソース、ゲート・ドレ
イン間の抵抗が高くなり、性能を悪化させることのない
、高信頼度、高性能の電界効果型トランジスタを提供で
きる効果を有する。
た電界効果型トランジスタにおいて、電極間の表面を保
護する絶縁膜として、ゲート・ドレイン間のゲート側に
シリコンの酸化膜、ゲート・ドレイン間のドレイン側及
びゲート・ソース間にシリコンの窒化膜を使用すること
により、動作時にゲート・ドレイン間に高電界がかかっ
ても、耐圧劣化が起こるようなことがなく、かつ、保護
膜を形成することによりゲート・ソース、ゲート・ドレ
イン間の抵抗が高くなり、性能を悪化させることのない
、高信頼度、高性能の電界効果型トランジスタを提供で
きる効果を有する。
第１図はこの発明による電界効果型トランジスタの断面
図で、１がソース電極、２がドレイン電極、３がゲート
電極、４，５は化合物結晶で、４がＮ型導電層、５が絶
縁性層、６がシリコン酸化膜、７がシリコン窒化膜であ
る。 第２図（Ａ）〜（Ｆ）は本発明により電界効果型トラン
ジスタを作製するプロセスを説明するための断面図であ
る。 第３図は本発明による電界効果型トランジスタのリニア
ゲイン特性図で、従来技術のシリコン窒化膜量、シリコ
ン酸化膜品の特性を併示しである。 第４図は従来技術による電界効果型トランジスタの断面
図である。 ６−
図で、１がソース電極、２がドレイン電極、３がゲート
電極、４，５は化合物結晶で、４がＮ型導電層、５が絶
縁性層、６がシリコン酸化膜、７がシリコン窒化膜であ
る。 第２図（Ａ）〜（Ｆ）は本発明により電界効果型トラン
ジスタを作製するプロセスを説明するための断面図であ
る。 第３図は本発明による電界効果型トランジスタのリニア
ゲイン特性図で、従来技術のシリコン窒化膜量、シリコ
ン酸化膜品の特性を併示しである。 第４図は従来技術による電界効果型トランジスタの断面
図である。 ６−
Claims (1)
- 【特許請求の範囲】 化合物半導体を用いた電界効果型トランジスタにおいて
、 電極間の表面を保護する絶縁膜として、ゲート・ドレイ
ン間のゲート側にシリコンの酸化膜、ゲート・ドレイン
間のドレイン側およびゲート・ソース間にシリコンの窒
化膜を使用したことを特徴とする電界効果型トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24736789A JPH03108729A (ja) | 1989-09-22 | 1989-09-22 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24736789A JPH03108729A (ja) | 1989-09-22 | 1989-09-22 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108729A true JPH03108729A (ja) | 1991-05-08 |
Family
ID=17162371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24736789A Pending JPH03108729A (ja) | 1989-09-22 | 1989-09-22 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108729A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008224485A (ja) * | 2007-03-14 | 2008-09-25 | Espec Corp | シロキサン耐久試験機 |
| JP2010238982A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
-
1989
- 1989-09-22 JP JP24736789A patent/JPH03108729A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008224485A (ja) * | 2007-03-14 | 2008-09-25 | Espec Corp | シロキサン耐久試験機 |
| JP2010238982A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2538077C (en) | Fabrication of single or multiple gate field plates | |
| JP3456716B2 (ja) | 薄膜ｓｏｉ装置 | |
| JP3180776B2 (ja) | 電界効果型トランジスタ | |
| KR100311169B1 (ko) | 헤테로 구조 절연 게이트 전계효과 트랜지스터와 그 형성방법 | |
| US6717192B2 (en) | Schottky gate field effect transistor | |
| CN100364109C (zh) | 场效应晶体管及其制造方法 | |
| JP2008510303A (ja) | アンチモンベースの化合物半導体構造物におけるメサ分離をエッチングする方法 | |
| JP3396579B2 (ja) | Ｎ−型ｈｉｇｆｅｔおよび方法 | |
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| JPH0766959B2 (ja) | 集積回路の製造方法 | |
| JPH03108729A (ja) | 電界効果型トランジスタ | |
| US5585655A (en) | Field-effect transistor and method of manufacturing the same | |
| JPH0521474A (ja) | 半導体装置 | |
| JP3123589B2 (ja) | 電界効果トランジスタ | |
| JP3189769B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5539248A (en) | Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF) | |
| EP0805498B1 (en) | High electron mobility transistor and method of manufacturing same | |
| JPH08115924A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3347837B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPS5858815B2 (ja) | イオン注入法 | |
| JPH06177163A (ja) | 半導体装置の製造方法 | |
| JPH01268071A (ja) | 化合物半導体素子 | |
| KR0170489B1 (ko) | 전계효과형 소자와 이종접합 소자의 집적화 방법 | |
| JPS60178660A (ja) | 半導体装置 | |
| JPS59207668A (ja) | 電界効果トランジスタの製造方法 |