JPH03104187A - 基体上のパターン作成法 - Google Patents

基体上のパターン作成法

Info

Publication number
JPH03104187A
JPH03104187A JP2198093A JP19809390A JPH03104187A JP H03104187 A JPH03104187 A JP H03104187A JP 2198093 A JP2198093 A JP 2198093A JP 19809390 A JP19809390 A JP 19809390A JP H03104187 A JPH03104187 A JP H03104187A
Authority
JP
Japan
Prior art keywords
metal
layer
dielectric
photosensitive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2198093A
Other languages
English (en)
Other versions
JP2829940B2 (ja
Inventor
Ekkehard F Miersch
エケハルト・エフ・ミエルシユ
Jae M Park
ヤエ・エム・パルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03104187A publication Critical patent/JPH03104187A/ja
Application granted granted Critical
Publication of JP2829940B2 publication Critical patent/JP2829940B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0195Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基体上のパターン作成法に関し、特に基体上の
金属パターンの作成に関するものである。本発明はマル
チチップパッケージ用の薄層構造体の製作に特に有用で
ある。本発明の方法は、従来の方法で用いられていたい
くつかの工程を除くことを可能とし、そのため著しいコ
ストの低下と改良された収率とが得られる。本発明によ
れば、不要の区域の金属を除去するために、マイクロ研
磨のようなマイクロ加工が使用される。
〔従来の技術〕
基体上に薄層の配線を製作するため提案されている方法
は、多くの費用のかかるそして時間を必要とする工程を
含んでいる。回路の画定用のような例では、可溶性ボリ
アミドと誘電体(例えばPMDA−ODAポリイミド)
層のような比較的厚いり7トーオ7ステンシルを通して
、例えば酸素または酸素と47フ化炭素のような7ルオ
ロカーボンとの組み合わせなどの反応性イオンエッチン
グが含まれる。
反応性イオンエッチングの後で、所要の金属によってバ
ックフィリング(backf ill ing)が行わ
れる。
このバックフィリングは、リフト一オフ構造体中かまた
はメッキによるかのいずれかに、単一の回路パターン(
配線とピアス)を個々に作ることにより現在行われてい
る。
反応性イオンエッチングの前には、反応性イオンエッチ
ングに対して回路パターンを抵抗性とすることが必要で
ある。この方法には化学的なケイ素化および好ましくは
元素エッチング耐性の材料、例えば無機性の戊分もしく
は無機物質を含むポリマーの使用などが含まれる。
金属によるバック7イリングの後で、り7トーオフマス
ク(例えば可溶性ポリイミド)は適当な溶剤に溶解する
ことにより除去される。このマスクの除去は、不要区域
のマスク上の金属膜をマスクと共にとり除き、基体上に
金属の回路パターンを残留する。
しかしながら上記順序の工程は若干の困難をもたらす。
例えば、反応性イオンエッチングのエッチ速度は、マル
チチップモジュール用に必要とされる比較的大きな基体
の上でとりわけ一様ではない。
このエッチ速度の不均一性は誘電体厚みに変化を生じさ
せ、デバイスの電気的特性の悪化を起こすことになる。
エッチ速度の不均一性を克服するため、誘電体層の下に
エッチ停止層を設けることができる。このエッチ停止層
はエッチされたチャンネル中を一様な深さとするように
十分なエッチングを可能とする。しかし提案されている
エッチ停止層の材料は、必要とされる諸特性の1つまた
はいくつかを多少欠いている。
例えば、このエッチ停止材はエッチング処理に対し抵抗
性で、誘電体およびエッチ停止層の下の材料に対し良好
な接着性を示し、そして高い熱的安定性と構造体のその
他の層とよく一致する熱膨張係数とを有さねばならない
このほか、使用されるリフトーオフ法は溶剤中のかなり
長い浸漬時間(例えば数時間の)を必要とする。この長
い浸漬は誘電体中への溶剤の拡散を来たし、誘電体の歪
みの増加を生じ金属層の剥離を起こさせる可能性がある
〔発明の要点〕
本発明によれば従来用いられていたリフトーオフ法は排
除される。その上本発明はそうすることが望まれるとき
は、反応性イオンエッチングまたはレーザ削除のような
誘電体の除去法、およびこの削除に関連した停止層また
はピアスのための大きな金属の領域のような、停止技術
を除外することを可能とする。
しかしながら、本発明は必要なときには反応性イオンエ
ッチングを使用して行うことができる。例えば、リフト
ーオフ法を除外できるということのために、本発明は削
除技術が他の理由のため必要とされるときですら、著し
く良好な収率とコストの低減とを達戊することを可能に
する。
本発明は特に基体上に金属パターンを作成することに関
している。本発明の1つの見方によれば、誘電体層が基
体上に用意される。この誘電体層中に回路チャンネルの
所望パターンが画定される。この誘電体層の上と回路チ
ャンネルの中に金属が沈着される。この金属はマイクロ
加工により誘電体の上から除去され、回路チャンネル中
には残留させられる。
多層構造体はこれらの工程をくり返すことにより作られ
る。
本発明のいま1つの見方によれば、基体の上にホトレジ
ストが用意され、このホトレジスト中に回路チャンネル
の所望パターンが画定される。このホトレジストの上と
回路チャンネルの中に金属が沈着される。この金属はホ
トレジストのレベルまでマイクロ加工で取り去られる。
ついでホトレジストが取り除かれる。基体と金属との上
に誘電体層が被着される。この誘電体層はつぎに金属の
レベルまでマイクロ加工で取り去られ、これにより誘電
体をその間にはさんだ金属のパターンが作られる。多層
構造体はこれらの工程をくり返すことにより作られる。
本発明のいま1つの見方によれば、基体の上に金属の層
が用意され、所望の厚さまでマイクロ加工される。
ついでこの金属の上にホトレジストが被着され、このホ
トレジスト中に回路チャンネルの所望パターンが画定さ
れる。このホトレジストをマスクとして用い金属層中に
所望の金属パターンをエッチングする。ホトレジストは
ついで取り除かれる。基体と金属パターンの上に誘電体
層が被着される。ついでこの誘電体は前記同様の結果を
得るために金属のレベルまでマイクロ加工される。
〔発明を実行するための最良の方法〕
本発明の1つの態様によれば、本発明は基体の上に誘電
体の層を用意することを含んでいる。
代表的な基体には金属、プラスチック、セラミック、ガ
ラス、ガラスーセラミックおよびその上に既に回路を有
するセラミックが含まれる。
本発明の1つの態様によれば、用いられる誘電体層は紫
外線、X一線、電子線ビームおよびイオンビームのよう
な活性光線に露光することで、パターン化しうるどのよ
うな感光材料であっても良い。この材料はポジまたはネ
ガのレジストとすることができる。
使用される好ましい感光性材料は感光性のポリイミド組
或物と感光性エポキシポリマー組成物である。
このような組或物にはポリマーまたはポリマープレカー
サー及び感光性の基を有している化合物が含まれる。例
えば感光性ポリイミドプレカーサー組戊物は旧ramo
to氏他の米国特許第4.243.743号、Hira
moto氏他の米国特許第4,547.455号、米国
特許第4,093,461号と同第4.395.482
号などに例証されているように周知である。
使用する感光性のポリイミドプレカーサーは、ポリイミ
ドプレカーサー中に、例えばその側鎖中に有機の感光性
基を導入するか、またはポリイミドプレカーサーと感光
性化合物とを混合することにより、紫外線、遠紫外線、
および可視光線のような活性光に対して感光性を付与す
ることができる。かかる感光性のポリイミドグレカーサ
ーは従来周知である。
感光性基にはポリイミドプレカーサーの間に架橋結合を
形戊するように光によりダイマー化またはポリマー化さ
れるようなもの、光によりラジカルまたはイオンに活性
化されこれらによりポリイミドプレカーサーが相互に架
橋結合されるようなもの、および光により活性化されそ
してポリイミドプレカーサーと反応してその溶解度を減
少させるようなものなどが含まれる。
このような感光性基としては光によりダイマー化または
ポリマー化される炭素一炭素2!i結合を有する基、ア
ジド基およびキノンジアジド基などがあげられる。
ポリイミドプレカーサーと混合することのできる感光性
の化合物は前記の感光性基を有している。このような感
光性化合物としてはアミノ基を有するビニル化合物、ビ
スーアジド化合物およびナ7トキノンジアジド化合物な
どがあげられる。
以下は代表的な感光性ポリイミドブレヵーサーの例であ
る。
(i)  感光性基とアミノ基とをもつ化合物および式
(ff)で表わされるポリイミドプレヵーサーの混合物
; ここでnは整数であり R3とR4とはそれぞれ4価と
2価の芳香族基である。
ここに記載した感光性基は前記と同じものである。感光
性基とアミノ基とをもつ化合物の例はアリルアミン、ビ
ニノレピリジン、ジメチノレアミノエチルメタアクリレ
ート、ジェチルアミノエチルメタアクリレート、ジメチ
ルアミノエチルアクリレート、ジエチルアミノエチルア
クリレート、ジアリルアミン、アジド基とアミノ基とを
もつ化合物、およびジアジド基とアミノ基とをもつ化合
物などである。
式(I[ )中の基R3は、例えばフエニル、ペンゾフ
エニル、ナ7チル、およヒヒフエニル基などが含まれる
。基R4には、例えば7エノキシ7エニル、フェニルス
ルホニルフェニル、ペンジル7エニル、および7エニル
基などが含まれる。
(6)式(III)で表わされるポリイミドブレカーサ
ー; 通りであり、そしてR5は光によりダイマー化またはボ
リマー化しうる官能基をもつ有機基である。
基R5は例えばアリル基、メタアリル基、および以下の
各式で表わされるアシ口イルアルキレニル基などが含ま
れる: O R’−0−C−CH=C1{, O  CR. 11 −Re−0−C−C=CH, ここでR1は2〜3個の炭素原子の2価アルキレン基で
ある。
(ii)  式(TV)で表わされるポリイミドプレヵ
ーサー; ここでR3、R4およびnはそれぞれ前に定義したここ
でR3、R4、RSおよびnはそれぞれ前に定義した通
りである。
(iv)  式(II)で表わされるポリイミドプレカ
ーサーとビスーアジドとの混合物。
(v)式(It)で表わされるポリイミドプレカーサー
とナ7トキノンジアジドとの混合物。
感光性層はミヒュラ氏ケトン、ベンゾインエーテル、2
−t−ブチルー9.10−アンスラキノン、ビスーアジ
ド化合物、モノアジド化合物、およびスルホンアジド化
合物のような光増感剤のlつまたはいくつかを含むこと
ができる。さらに感光性のポリイミドプレカーサーは、
ポリイミド又はそのプレカーサーと共重合しうるコモノ
マーを含むことができる。
感光性のポリイミドプレカーサー組戊物は普通溶液の形
で基体に対し適用される。
常用の溶剤にはN−メチル−2−ビラゾリドン、N,N
−ジメチルアセトアミド、a−プチロラクトン、N,N
−ジメチルホルムアミドが含まれ、そして好ましくはN
−メチル−2−ピロリドンである。
市場で入手することのできる感光性ポリイミドブレカー
サー組或物の溶液は、チバーガイギ社から入手できる光
画像形戊性ポリイミド、グローブイミド@348;E.
I.デュポン・ド・ネモアース社から入手できる感光性
ポリイミド、PI−2701D ; E.M.  イン
ダストリーズ社から入手できるポリイミドプレカーサー
ホトレジスト、セレクテイルクス’3’ HTR3 ;
ヒタチ化学社から入手できる感光性ポリイミドプレカー
サー、PL−1100;アサヒ化戒社から入手できる感
光性ポリイミドプレカーサー タイメル6246 ;お
よびトレイ工業から入手できる感光性ポリイミドプレカ
ーサー ホトニースUR−3640などがある。
感光性のポリエポキシ組或物は米国特許第4.169.
732号、同第4,237.216号、および米国特許
出願第07/062, 360号などの例示のように周
知であり、これらの開示を参考に挙げておく。
Ge 1orme氏他の米国特許出願第07/062.
360号(この開示を参考に挙げておく)中で示された
エポキシ組戊物は、比較的厚い層において改良されl:
解像力を示している(例えば厚さlミルで線幅IEル)
。例えば多くの市販のポリアミドでは最終硬化後に0.
4ミルより厚くすることはできない。
米国特許出願第07/062,360号に従って作られ
るエポキシ組成物の1例は、セラニズ樹脂社の8官能エ
ボキシ化ノポラックSU−8の76,l重量%、チバー
ガイギ社から入手できる環状脂肪族系ユポキサイドCY
l79の16.6重量%、ゼ不ラルエレクトリック社か
ら入手できるトリアリールスルホニウム塩の50%溶液
IJVE  1014の2.0重量%、ダウケミカル社
から入手できる界面活性剤FC430の0.5重量%と
エポキン化したトリスヒドロキシ7エニルーメタンXD
−7342の4.9tj1%を含んでいる。
厚い誘電体層中に微細な線を解像することは、低い配線
抵抗のために幅がせまくかつ背の高い回路パターンが必
要なときに特に重要である。
また厚い誘電体層はいわゆる7アットーライン構造体(
lミル)の製作に必要である。このファットーライン構
造体は、ECL回路のようなDC高電流デバイスの高能
力パッケージに特に有用である。
感光性のms物はスピン法、スプレ法またはローラ塗布
を含む公知方法のどれかで必要とする基体上に塗布され
る。
金属化される2つの層の間の絶縁体として用いられると
き最終的の厚みは約2〜約50am、好ましくは約6〜
約15μmである。
感光性ポリイミドプレカーサー層は溶剤を除き塗膜を乾
燥するために前硬化される。ポリイミドプレカーサーの
ため用いられるもつとも普通の溶剤はN−メチル−2−
ビロリドンおよびγ−プチルラクトンである。
代表的に、前硬化は約50°〜150゜Cの温度で約1
5〜約60分間行われる。
前硬化の後で、層中のホトレジストに露光した画像パタ
ーンを作るために、この層はホトマスクを通じて活性光
線に対し画像状に露光される。活性光線は、例えば水銀
燈を用い、436nmのG一線または365nm (光
の波長)のI一線及び約150mJ/ cm2〜約65
0mJ/cm”の露光エネルギーを使用して与えること
ができる。
マスクを通じた露光後、マスクをとり外し露光した感光
性層は現像される。
ホトマスクは、ガラス板上にクロムまたは酸化クロムの
画像パターンをもつクロムマスク、あるいはガラスまた
は透明フィルム上に写真乳剤の画像パターンをもつ乳剤
マスクである。
ポリイミド用の適当な現像溶剤は、キシレンとアルコー
ルのような添加物をもつN−メチル−2−ビロリドンお
よびγ−プチロラクトンである。米国特許出願第07/
062.360号のエポキシホトレジスト用の適当な現
像用溶剤はトリクロロエタン、1.1.1− トリクロ
ロメタン、シクライム、プロピレングリコールおよびモ
ノメチルエーテルアセテートなどである・。
現像温度は普通約20°C〜約30℃である。
このようにして得られたパターン化された層は、ついで
必要なレベルに硬化するため後硬化される。追加的な誘
電体のつぎの層が用いられるときには、つぎの誘電体層
の接着性を強化するため硬化は部分的とするのが好まし
い。B−硬化と記号をつけたこの硬化程度は温度と時間
とによって調節される。代表的にはB一硬化は約250
°〜約380℃、好ましくは約300’〜約3 5 0
 ’Cの温度で、約10〜約60分、好ましくは約20
〜約40分の時間行われる。
必要な場合、感光性の誘電体の代りに、ポリイミドまた
はエボキシポリマー組戒物を含むもっと普通の非感光性
誘電体を誘電体として用いることができる。例えば使用
することのできる普通の非感光性ポリイミドには未変性
のポリイミド、同じくポリエステルイミド、ポリアミド
ーイミドーエステル、ポリアミドーイミド、ポリシロキ
サンーイミドのような変性イミド、同じくその他の混合
ポリイミドまたはポリイミドの混合物などが含まれる。
このようなものは既に良く知られており、特に詳細に記
述する必要はない。
一般にポリイミドは以下のくり返し単位を含んでいる: 「7I、、7!、] ここでnは通常約10.000〜約100,000の分
子量を与えるためのくり返し単位数を表わす整数である
。Rは以下のものからなる群より選ばれた少なくとも1
つの4価の有機基であり:ここでR2は1〜4の炭素原
子をもつ2価の脂肪族炭化水素基、カルポニル、オキシ
、スルホ、ヘキサ7ルオ口インプ口ピリデンおよびスル
ホニル基などからなる群より選ばれたものであり、R1
は以下のものからなる群より選ばれた少なくとも1つの
2価の基であり: ここでR,はR2、シリコおよびアミノ基からなる群よ
り選ばれた2価の有機基である。Rおよび/またはR1
基の2個まt;はこれ以上、特にアミド基を含むR1の
マルチ系列を含むポリマーを使用することができる。
誘電体の非感光性物をパターン化する本発明のこの態様
によれば、ポリイミドブレカーサー(ポリアミン酸また
はエステル)を用いることができる。このようなものは
多くの供給者から市場で入手できる。
入手しうる代表的なポリイミドプレカーサーは、ピラリ
ン■の商品名のもとに入手できる、デュポン社からの各
種のポリイミドプレカーサーである。このポリイミドプ
レカーサーにはさらにPI − 2555@、PI −
 25450、PI − 25600、PI− 587
80、PrH− 614540、およびPI − 25
400の商品記号のもとに、デュポン社から入手しうる
ビラリン[F]ポリイミドプレカーサーを含む多くのグ
レードのものがある。ポリイミドプレヵーサーはスピン
法またはスブレ法を含む既知の方法により必要とされる
基体上に塗布される。このポリイミドプレカーサー層は
溶剤を除くためについでベークされ、代表的にこのベー
キングは約80°〜120℃の温度で約15〜約60分
間行われる。
このポリイミド層の溶媒のペーキングアウトは八一硬化
と呼ばれ、皮膜の機械的特性とエッチング性とを最良と
するために行われる。
つぎに、回路チャンネルの所望パターンとするためにポ
リイミド中でパターンがエッチングされる。このエッチ
ングは良く知られたホトレジストとリングラフ法とを用
いて行われる。
ボジ型レジストの場合は、普通アルカリ性の現像液が、
ポリイミドの酸性層をエッチングするとともにレジスト
を現像するために用いられる。
ポジ型レジストはスピン法またはスプレ法を含む公知方
法により所望の基体上に塗布される。
ポジレジストは通常2〜12ミクロンの厚みである。
代表的なボジレジストはTNSであり、これはトリシク
ロデカンジアゾナフタキノン〔すなわち、ビス−4.8
− (ヒドロキシメチル)トリシクロ(5.2.l.0
 2,6)デカンー0,0−ビス(6−ジアゾー5,6
−ジヒドロ−5−オクソーlナフタレン)スルホ不一ト
〕で増感したトルエンジイソシアネートノポラフクポリ
マーである。
ホトレジストはついで所要のパターンの下に活性光線例
えば紫外線照射に対して露光され、そして露光されたホ
トレジストを除去するために適当な溶剤を用いて現像さ
れる。代表的な現像液はテトラメチルアンモニウムヒド
ロオキサイドであり、これは所望の回路チャンネルパタ
ーンをその中に作るよう八一硬化したポリイミドをエッ
チングする。
所望のパターンを与えるためポリイミドがエッチングさ
れた後残っているホトレジストは取り除かれる。TNS
ポジ型レジスト用の適当ナ溶剤はn−ブチルアセテート
および/またはイソ7ロピルアルコールである。
使用することのできるボジ型ホトレジストの他の例は、
フェノールホルムアルデヒドノポランクポリマーをベー
スとしtこタイプのポジ型ホトレジストである。このよ
うなものの例はシップレイAZ  1350であり、こ
れはm−クレゾールホルムアルデヒドノボラツクボリマ
ー組成物であり、この中には2−ジアゾー1−ナフトー
ル−5−スルホン酸エステルのようなジアゾケトンを含
んでいる。組成物は普通約15重量%またはこの程度の
ジアゾケトン化合物を含んでいる。その外、他のシステ
ムにおいては、ジアゾケトンは実際にポリマー分子に直
接結合されている。ホトレジスト材料に関する論説は、
例えばDeckert氏他の「ンリッドステート製作の
鍵−マイクロリソグラ7 { J Journal o
f theElectrochemical Soci
ety, Vol.l25, No.3, pp−45
C−56C,  1980中に見ることができ、この記
載を参考に挙げておく。
本発明によればホトレジストの機能は、ホトレジストと
八一硬化したまたは乾燥したポリイミドとの間の、追加
的なエッチングマスクとしてのうすい金属層により強化
することができる。
これには2種類のエッチング剤を必要とし、より強力な
エッチング剤はホトレジストを損傷する傾向があるので
、結局収量の危険が少ない、より強力な第3のポリイミ
ドエッチング剤の使用を認める。うすい金属層は通常厚
み約500〜約5000オングストロームである。
例えばポリイミドがこの段階で十分に硬化されている場
合、ポリイミドをたたくためにはずっと強い現像液を使
用することが必要である。
代表的な強力な現像用組或物の例は水酸化カリウム水溶
液である。
ポジ型ホトレジストを用いる代りに、必要なればネガ型
ホトレジストを使用することができる。この場合、大部
分のネガ型ホトレジストは有機性の現像液を必要とし、
まl;このものはポリイミド層をエッチしないから、処
理のためには2つの別個のエッチング剤が必要となろう
入手しうる代表的なネガ型ホトレジストはコダックのK
TFR■であり、これは製造者゛によればポリインプレ
ンゴム誘導体を含む樹脂システムをもとにしている(L
evine氏他、KodakPhoLoresist 
Semin. Proc., Vol.1 + pp.
15−17.1968. Kodak社出版192A)
。いま1つの代表的なネガ型ホトレジストはアームスト
ロング社の7アントンF362で、これはその分析結果
によればジアクリレート及びチバーガイギ社からのイル
ガキュア907(これはイングロピノレチオキサンテン
でアル)を含むスチレンーマレイン酸エステルコボリマ
ーを含んでいる。
ホトレジストはメチルクロロホルムのスプレーを使用し
、ついで水スプレーリンスまたはフレオンを用いるリン
スにより現像することができる。
ネガのKTFR■ホトレジストはついでJ−100剥離
剤を使用して剥離でき、この剥離剤はパークロロエチレ
ン約35容量%、0−ジクロロベンゼン約35容量%、
フェノール約10容量%、およびアルキルアリールスル
ホン酸20容量%を含んでいる。
残留ホトレジストを除去した後、ポリイミドは例えば約
3 5 0 00に約60分間の加熱でさらに硬化でき
る。
誘電体層中にバイアと回路とをパターン化する好ましい
方法は、感光性の誘電体または湿式エッチング法の利用
であるが、誘電体のパターン化のために削除法を使用す
ることもできる。
削除法の例としては反応性イオンエッチングが選ばれる
。なぜならば感光性の誘電体または湿式エッチングの利
用では達戊することが限定される。例えばl〜2ミクロ
ンまたはこれ以下のような、極端に小さな形が要求され
るとき非常に有用だからである。
代表的な誘電体層、好ましくは非感光性ポリイミドが基
体上、好ましくは金属、セラミックまたはシリコンウエ
ハーの上に被着される。このポリイミド層は前述のよう
に処理されて硬化を完了する。
反応性イオンエッチングに対し抵抗性の、例えば金属ま
たは金属酸化物の層、あるいはエッチ抵抗剤、例えばケ
イ素を含む低分子量のものを加えるよう処理することが
できるホトレジスト層がポリイミド層の上に被着される
。この工7チ抵抗層は回路パターンを必要としない区域
をエッチングから保護する。エッチ抵抗層は普通約50
0〜約5000オングストロームの厚さである。ホトレ
ジストが用いられるとき、ホトレジストは回路パターン
を画定するために、前述のように写真リソグラフ法で処
理され、ついで代表的なケイ素化剤によって処理される
エンチ抵抗層に金属膜を用いる場合、この層ハ蒸着また
はスパッタリングのような真空蒸着法により、数千オン
グストロームの厚さまでlこ沈着される。
シップレイAZ  1350のような高解像性のホトレ
ジストがスピン法などにより塗布される。回路パターン
がこのレジスト中に写真リングラフ法で画定された後、
レジストは乾燥され、現像されそして焼き付けをされる
。つぎに金属層は適当なエッチング剤でエッチングされ
、レジストは剥離される。パターン化した金属の層は反
応性イオンエッチングのマスクの役目をする。
ポリイミドとパターン化した金属の構或体は、ついで代
表的には酸素とフルオロカーボンガスの組み合わせを用
いる、反応性酸素イオンエッチングによりエッチされる
ポリイミド層がパターン化された後、エッチ抵抗層は金
属層の場合はエッチングにより、またケイ素化抵抗層の
場合はフッ素の多い反応性イオンエッチングによりとり
除かれる。
本発明により使用した感光性または非感光性のいずれか
の誘電体中に、回路チャンネルのパターンが作られた後
、パターン化された全表面は金属により被覆される。
この金属は真空蒸着、スパッタリングおよび電気メッキ
を含む公知技術により被着することができる。本発明の
好ましい態様によれば、比較的うすい約100〜約10
00オングストローム、代表的に約200オングストロ
ームの、クロムまたはチタンの層が付着されついで銅の
層が被着される。このクロムまたはチタンは銅と誘電体
との間の接着性を促進させる。全体の金属層は回路チャ
ンネルの深さよりも厚くなければならない。厚い電導性
の配線(例えば、〉10ミクロン)が必要の場合、うす
い銅の層(数ミクロン)でパターン化した面を被覆し、
ついで残りの銅の厚みを得るために電気メッキをするの
が好ましい。
つぎに、不要な区域(すなわち、回路チャンネルを除く
全区域)上の金属はマイクロ加工によってとり除かれる
。マイクロ加工の例はダイアモンド旋盤、精密研削、精
密研磨および好ましくはマイクロ研磨などである。
商業的な研磨技術はケムエッチ(chemech)研磨
と呼ばれている。ケムエッチ研磨は、回転する円板上に
とり付けた、その表面上に研磨材粒子とエッチング溶液
とが分布された、やわらかな布地に対し試料を押し付け
ることにより行われるため、研磨は等方的である。平ら
なまたは平坦な表面を達或することは、特にポリマーと
金属の両方が表面に露出している時は困難である。平面
を達戊するため化学的と機械的の作用をバランスさせる
のはむずかしい。
本発明の好ましい態様によれば、平坦な面は高精度の研
磨装置による切削法で達戊される。
このような装置は、例えば米国ではモーアとプノイモ社
から、英国ではキュープ社からそして西ドイツ国ではキ
ューグラ社から入手することができる。
これらの機械は被加工面を加工するため、般に単一ダイ
アモンドの工作バイトを使用している。しかしながら、
単結晶ダイアモンド以外の多結晶工作バイト、タングス
テンカーバイトバイトのような材料を用いることもでき
る。
レーザ干渉計により試料取付ステージのレベル合わせを
することで、長さlmにわたって1ミクロン以内の平面
性を達戊することができる.仕上り表面の平均粗さは0
.02〜0.005ミクロンである。希望しないそして
不要なすべての区域から確実に金属を除去するために、
加工は誘電体層のわずかな深さもとり除くことができる
製作される特定の構造によっては、不要な区域の金属が
とり除かれた後、いま1つの感光性層が被着され、そし
て所要の層の数が達戊されるまで同じ方法がくり返され
る。
マイクロ加工技術により作られる平坦性または平面性が
、本発明の技術の品質および収量改良を得るための鍵で
ある。
本発明のいま1つの態様の回路画定の変法によれば、ホ
トレジストが基体上にスピン法によるなどして付与され
る。代表的な基体には金属、プラスチック、セラミック
、ガラス、ガラスーセラミック、および既にその上に回
路を有するセラミックなどが含まれる。好ましい基体は
金属またはセラミックである。
ホトレジストは前述したものを含め不ガまたはボジのホ
トレジストとすることができる。基体は後の写真リング
ラフ処理が適切に行うことができるように、ホトレジス
トが与えられる実質的に平坦な表面を少なくとも1つも
つべきである。
ホトレジストはついで所望のパターンの下で紫外線のよ
うな活性光線に対し露光され、そして適当な溶剤を使用
して現像をされ、後に所望の回路チャンネルが与えられ
るパターンを得る。
現像用の溶剤は、ポジ型レジストの場合には露光をされ
たホトレジストをとり除き、またネガ型レジストの場合
は未露光のホトレジストをとり除く。
つぎに、パターン化した全表面は金属で被覆される。金
属は真空蒸着、スパッタリング、無電解メッキ、スパッ
タリング後に電気メッキ、および無電解後に電気メッキ
などを含む公知技術により被着される。
本発明の好ましい態様によればこの金属は銅であり、普
通は約1ミクロン〜約50ミクロン(2ミル)、好まし
くは約5〜約25ミクロンの厚みである。
つぎに、この金属層はホトレジストのレベルにまでマイ
クロ加工され、これにより残っているホトレジストのパ
ターンが露出される。前述のマイクロ加工技術はどれも
用いることができ、マイクロ研磨によるのが好ましい。
残っているホトレジストは適当な溶剤と接触させること
によりとり除かれる。
誘電体の層がつぎにこの回路パターンの上に被着される
。誘電体材料はどんなものでも、前述したようなポリイ
ミドとエポキシポリマーを含め使用することができ、好
ましくはもっと普通の非感光性ポリイミドである。
誘電体の被着前に、接着促進層が付与される。
この目的のためには有機シリコン化合物を使用すること
ができる。好ましい接着促進剤はユニオンカーバイド社
のAIIOO (ガンマーアミノープロピルートリエト
キシーシラン)で、この溶液から適当な方法、例えばデ
ィップ法、スプレ法またはスピン法などにより付与され
る。
また本発明の好ましい態様によれば、ポリイミドは約3
00°〜約4 0 0 ’Oに約20〜約40分間加熱
することにより充分に硬化される。
つぎに、誘電体は金属パターンのレベルにまでマイクロ
加工され、これにより金属パターンは露出されるが、金
属配線の間の誘電体はそのままに維持される。前述のマ
イクロ加工技術はどれも用いることができ、マイクロ研
磨によるのが好ましい。
製作される特定の構造によっては、誘電体が不要な区域
からとり除かれた後、いま1つの感光性層を被着するこ
とができ、そして所望の層数が達威されるまで同じ方法
がくり返される。
本発明のさらに別の態様によれば、金属の層が基体上に
被着される。代表的な基体にはプラスチック、セラミソ
ク、ガラスおよびガラスーセラミノクなどが含まれる。
金属は真空蒸着、スパンタリングおよび電気メッキなど
を含む、公知技術のいずれかにより被着することができ
る。
本発明の好ましい態様によれば、クロムまたはチタンの
約200〜約l000オングストロームの比較的うすい
層、代表的には約500オングストロームの層が被着さ
れ、ついで約5〜約50ミクロンの銅の層が被着される
。クロムまたはチタンは銅と基体との間の接着を促進す
る。
本発明の好ましい態様によれば、金属の層はまた、低コ
ストの銅のフィルムを、テフロンのような熱可塑性ポリ
マーまたはエポキシあるいはアクリレートのような接着
剤によって、ラミネートするような経済的な方法により
、基体上に用意することができ、そして所望の層の厚み
とするためにマイクロ加工することができる。
この方法の利点は、真空蒸着またはスパッタリングのよ
うな、うすい金属層を沈着させるためのいくつかの高価
な工程が、低コストの金属箔を用いる簡単なラミネーシ
ョン法に置き換えられることである。
金属層は約2〜約40ミクロン、代表的には約5ミクロ
ンの所要の層の厚みとなるまでにマイクロ加工をされる
本発明の好ましい態様によれば、銅が金属層であるとき
、約100〜約1000オングストロームのクロムまた
はチタンのうすい層、または代表的には約500オング
ストロームのクロムまたはチタンが、銅の上に被着され
、酸化から銅を保護しそして後に付与されるホトレジス
トとの接着を良くする。
クロムは銅の表面酸化物を還元した後で蒸着およびスパ
ッタリングのような公知技術により付与することができ
る。
ついでホトレジストがスピン法などによりこの金属層の
上に付与される。ホトレジストは前述のものを含め不ガ
またはポジホトレジストとすることができる。つぎにホ
トレジストは所望パターンの下に紫外線のような活性光
線に対して露光され、そして次に適当な溶剤を用いるこ
とにより現像されて後で所望の金属の回路チャンネル線
を与えるパターンとする。現像用の溶剤はボジ型レジス
トの場合露光をされたホトレジストを除去し、またネガ
型レジストの場合は未露光のホトレジストを除去する。
つぎに、ホトレジストの除去によって露出した金属は、
公知エッチング剤中でエッチングすることによりとり除
かれて残留するホトレジストをマスクとして使用し、所
望金属パターンとする。
例えば、約6 0 y / Qの過マンガン酸塩と約2
0g/+2の水酸化ナトリウムとを含む過マンガン酸塩
m或物液が、約100’F ( 37.8℃)で約1.
2分問および8 psi ( 0.56kg/ cm”
)の圧力で、クロムを除去するために吹き付けられる。
基体はつぎに脱イオン水ですすぐことができる。銅を除
去するためには、比重約1.280の塩化第2鉄組或物
を約30゜Cで約1分問およそ3psi (0.56k
g/cm2)の圧力で吹き付ける。下のクロム層も上記
と同じ方法で除くことができる。
残留しているホトレジストは、ついで適当な溶剤に接触
させることにより除かれ、所望の金属パターンが残され
る。
つぎに、この金属パターンと基体との上に誘電体の層が
被着される。適当な誘電体には前述のポリイミドおよび
エポキシポリマー組戊物が含まれ、好ましくはもっと普
通の非感光性ポリイミドである。
また、本発明の好ましい態様によれば、ポリイミドは約
200’〜約400℃に約20〜約60分間加熱するよ
うにして部分硬化される。ポリイミド層は約5〜約40
ミクロンの厚みである。
必要なとき残留誘電体層はマイクロ加工により平坦化す
ることができる。前述のマイクロ加工技術はどれも用い
ることができ、マイクロ研磨が好ましい。
また、本発明の好ましい態様によれば、ポリイミドは約
400℃に約30〜60分間加熱することにより充分に
硬化される。
製作される特定の構造によっては、前記の各工程の後に
別の金属層が被着され、そして所要の層の数が達戊され
るまで同じ方法がくり返されることができる。
以下の非限定的な各実施例は本発明をさらに示すため与
えられるものである。
実施例 l 厚さl/16インチ(1.6+llIm)の銅被覆イン
パール板(12.5 Cu/ 75インパール/ 12
.5 Cu)から64mm角の試料を切り取った。この
試料は1,OOOA以下の平均粗さをもつ鏡のような面
とするために、キューグラの300/ 500A研磨装
置で両面から約5ミクロン研磨された。研磨は毎回1〜
2ミクロンの研磨を6回行った。
約500 Aのうすいクロムの層を、接着を強化しかつ
処理中の銅の保護のために両面にスパッタリングで被着
した。
約1ミルの厚さの感光性エポキシフィルムを、厚さ25
ミクロンの皮膜を作るため溶液から試料上にスピン塗布
した。皮膜は溶剤を除去するために約90℃で10分間
熱板上で乾燥した。このエボキシの固体戊分はメチルエ
チルケトン溶剤中に約76.1%のSU8、約4.9%
のXD7342、約16.6%(7)CY179、約2
.0%(7)UVEIO14、そして約0.5%のFC
430である。lミルの線幅と2ミルのピアスとを含む
回路パターンが、この誘電体中に約5 0 0 m J
 / c m 2のエネルギーをもつ365nmのUV
放射線で、ガラスマスクを通じて露光することにより画
定された。
露光後、試料は架橋反応を促進させるため約l00゜C
で約15分間オーブン中で焼戊した。
未露光の区域は約0.6psi (0.0412g/c
m”)で約60秒間トリクロロエタンを吹き付けること
により現像された。露光後試料は約175゜Cで約60
分間オーブン中で硬化した。
このパターン化した表面に約2ミクロンの銅をスパッタ
リングにより被着した。接着を強化するために銅の層の
下にうすいクロムの層を付与する。この銅層の上に電気
メッキにより計25ミクロンの厚さの銅の層を作った。
誘電体表面上の銅は前記と同じ装置を用いてマイクロ研
磨することによりとり除いた。研磨は毎回5ミクロンの
除去を5回行った。
誘電体中に埋め込まれ良く画定された回路パターンが得
られた。表面は平坦かつ滑らかであり、そして次の層を
この上にのせるのに充分すぎるほどであった。多層構造
体は前述の方法の工程をくり返すことにより作られる。
実施例 2 約20ミクロンの厚さのレジスト層が、実施例lで述べ
たクロムを被着した金属基体上に、アームストロングの
ファントンF362ネガ型ホトレジストをスピン法によ
り盈布された。このレジストは架橋化した層が丈夫なた
め選定された。
多くのネガ型レジストは架橋化した後でもろくなる傾向
がある。
レジスト膜は溶剤を除くために100℃の熱板上で10
分間焼戊した。
焼戒後、■ミル幅の配線と2ミルのピアスとを含む回路
パターンが、約175mJ/cm”のエネルギーをもつ
365nmのUv放射線によって、ガラスマスクを通じ
て露光することによりレジスト中に画定された。
未露光の区域は、炭酸ナトリウムの約1.0重量%水溶
液を、約20psi (1.4kg/c+x”)の圧力
で吹き付けることにより現像される。ベルト型の連続式
エッチング装置が約1.2m/分の速度で使用された。
現像後、試料は100℃のオープン中で約10分間焼戊
した。
約35ミクロンの厚さの銅の層が、実施例1で述べたの
と同じ方法をくり返すことにより、試料のパターンをも
つ側に被着される。レジスト層の上にある銅は、同じ研
磨装置により毎回約3.5ミクロンの銅を除去し、10
回行うことでとり除かれる。レジストの面の出現後、回
路の配線の間のレジスト膜は約1〜2%の水酸化カリウ
ム溶液で剥離する。明確に区画されかつほぼ直角の回路
配線が基体上に実現された。
PMDA−ODA型のポリアミン酸、デュポン社のRC
5878がこのパターン化された基体上に、スピン法を
何回もすることで15ミクロンの厚さとなるまでに塗布
した。このポリイミド膜は約120゜Cで約30分間熱
板上で乾燥した。乾燥した膜は所定の温度サイクルによ
り、窒素ガスをつめたオーブン中で硬化させた。最終の
硬化は約300℃の温度を約30分間保持することによ
り行われる。
約10ミクロンのポリイミドと銅とを、毎回約2ミクロ
ンの材料を除去し、5回の研磨をすることによりとり除
いた。最終的に約8ミクロンの銅の回路が同じ厚さのポ
リイミド層中に埋め込まれたものが得られる。表面は平
坦で良く画定されており、そして別の層をこの上にのせ
ることができる。多層構造体は同じ工程をくり返すこと
により作られる。

Claims (1)

  1. 【特許請求の範囲】 1)a.誘電体層を基体上に用意し; b.該誘電体層中に回路チャンネルの所望パターンを画
    定し; c.誘電体層の上と回路チャンネルの中に金属を沈着し
    ;そして d.この金属をマイクロ加工し、これにより誘電体の上
    から金属を除去するとともに回 路チャンネル中に沈着した金属は残留させ、それにより
    該基体上に該金属のパターンを 与える、 ことからなる、基体上に金属パターンを作成するための
    方法。 2)誘電体層は感光性のポリイミドプレカーサー層であ
    る、請求項1記載の方法。 3)誘電体層は感光性のエポキシポリマー層である、請
    求項1記載の方法。 4)マイクロ加工はマイクロ研磨である、請求項1記載
    の方法。 5)回路チャンネルは活性光線に対して誘電体を画像様
    に露光し、ついで現像し、それにより、回路チャンネル
    にすることによつて画定されるものである、請求項1記
    載の方法。 6)現像後残留する誘電体は硬化されるものである、請
    求項5記載の方法。 7)金属は銅を含むものである、請求項1記載の方法。 8)回路チャンネルは少なくとも10ミクロンの厚さの
    ものである、請求項1記載の方法。 9)該誘電体層は非感光性のポリイミドプレカーサー層
    である、請求項1記載の方法。 10)該誘電体層上に感光性層を置き、活性光線に対し
    てこの感光性層を画像様に露光し、感光性層を現像して
    回路チャンネルの所望パターンのマスクとし、そしてつ
    ぎにこの現像された感光性層をマスクとして用いて、誘
    電体層中に回路チャンネルの所望パターンを画定するこ
    とにより、回路チャンネルは画定されるものである、請
    求項9記載の方法。 11)マイクロ加工はマイクロ研磨である、請求項10
    記載の方法。 12)該感光性層と該誘電体との中間に金属層を用意し
    、現像したホトレジストをマスクとして用いて該金属層
    をエッチングし、そしてつぎに現像した感光性層とエッ
    チングされた金属層の両方をマスクとして用い、誘電体
    層中に回路チャンネルの所望パターンを画定することを
    さらに含むものである、請求項10記載の方法。 13)金属は銅を含むものである、請求項1記載の方法
    。 14)回路チャンネルは削除法により誘電体層中に画定
    されるものである、請求項9記載の方法。 15)該削除法は反応性イオンエッチングである、請求
    項14記載の方法。 16)反応性イオンエッチングに対し抵抗性の層が回路
    パターンの不要な区域の誘電体層上に施されるものであ
    る、請求項15記載の方法。 17)反応性イオンエッチングに抵抗性の層は金属また
    は金属酸化物である、請求項16記載の方法。 18)回路チャンネルは少なくとも10ミクロンの厚さ
    のものである、請求項1記載の方法。 19)a.感光性層を基体上に用意し; b.該感光性層中に回路チャンネルの所望パターンを画
    定し; c.感光性層の上と回路チャンネルの中に金属を沈着し
    ; d.この金属をマイクロ加工し、これにより感光性層の
    上から金属を除去するとともに、感光性層により画定さ
    れた回路チャンネル 中に沈着した金属を残留させ; e.残留している感光性層を除去し; f.金属の上と基体上に誘電体層を被着し;g.金属の
    レベルまで誘電体層をマイクロ加工して、金属の上から
    誘電体を除去すると ともに金属の間の空間中の誘電体を残留さ せる、 ことからなる、基体上に金属パターンを作成するための
    方法。 20)誘電体層はポリイミドプレカーサー層である、請
    求項19記載の方法。 21)マイクロ加工はマイクロ研磨である、請求項19
    記載の方法。 22)金属は銅を含むものである、請求項19記載の方
    法。 23)回路チャンネルは少なくとも10ミクロンの厚さ
    のものである、請求項19記載の方法。 24)a.基体の上に金属を用意し; b.所要の厚さまでこの金属をマイクロ加工し; c.この金属上にホトレジスト層を被着し;d.該ホト
    レジスト中に回路チャンネルの所望パターンを画定し; e.このホトレジストをマスクとして用い金属層中に所
    望金属パターンをエッチング し; f.残留しているホトレジスト層を除去し;g.金属の
    上と基体上に誘電体層を被着し;h.金属パターンの金
    属の間に誘電体材料の所望パターンを得るために、金属
    のレベル まで誘電体層をマイクロ加工する、 ことからなる、基体上に金属パターンを作成するための
    方法。 25)誘電体層はポリイミドプレカーサー層である、請
    求項24記載の方法。 26)マイクロ加工はマイクロ研磨である、請求項24
    記載の方法。 27)金属は銅を含むものである、請求項24記載の方
    法。
JP2198093A 1989-08-28 1990-07-27 基体上のパターン作成法 Expired - Lifetime JP2829940B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US399,058 1989-08-28
US07/399,058 US5122439A (en) 1989-08-28 1989-08-28 Forming a pattern on a substrate

Publications (2)

Publication Number Publication Date
JPH03104187A true JPH03104187A (ja) 1991-05-01
JP2829940B2 JP2829940B2 (ja) 1998-12-02

Family

ID=23577956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2198093A Expired - Lifetime JP2829940B2 (ja) 1989-08-28 1990-07-27 基体上のパターン作成法

Country Status (3)

Country Link
US (1) US5122439A (ja)
EP (1) EP0415131A3 (ja)
JP (1) JP2829940B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168288A (ja) * 1997-08-21 1999-03-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法及び回路基板
JP2010272831A (ja) * 2009-05-20 2010-12-02 Faintekku:Kk フレキシブルプリント基板の製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470693A (en) * 1992-02-18 1995-11-28 International Business Machines Corporation Method of forming patterned polyimide films
US5334487A (en) * 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5879572A (en) * 1996-11-19 1999-03-09 Delco Electronics Corporation Method of protecting silicon wafers during wet chemical etching
US5945254A (en) * 1996-12-18 1999-08-31 The Boeing Company Fabrication process for multichip modules using low temperature bake and cure
US5985363A (en) * 1997-03-10 1999-11-16 Vanguard International Semiconductor Method of providing uniform photoresist coatings for tight control of image dimensions
US6110649A (en) * 1997-11-19 2000-08-29 International Business Machines Corporation Process for manufacture of integrated circuit device
US6232042B1 (en) * 1998-07-07 2001-05-15 Motorola, Inc. Method for manufacturing an integral thin-film metal resistor
EP1160861B1 (en) * 2000-06-01 2008-01-16 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a thermally conductive substrate with leadframe and heat radiation plate
US20040159341A1 (en) * 2000-10-12 2004-08-19 Yih Chang Apparatus and method for photoresist stripping
CN1254510C (zh) * 2001-07-26 2006-05-03 日产化学工业株式会社 聚酰胺酸树脂组合物
US7361171B2 (en) 2003-05-20 2008-04-22 Raydiance, Inc. Man-portable optical ablation system
US8173929B1 (en) 2003-08-11 2012-05-08 Raydiance, Inc. Methods and systems for trimming circuits
US8921733B2 (en) 2003-08-11 2014-12-30 Raydiance, Inc. Methods and systems for trimming circuits
US9022037B2 (en) 2003-08-11 2015-05-05 Raydiance, Inc. Laser ablation method and apparatus having a feedback loop and control unit
US20050167405A1 (en) * 2003-08-11 2005-08-04 Richard Stoltz Optical ablation using material composition analysis
KR101177586B1 (ko) * 2003-12-31 2012-09-07 마이크로패브리카 인크. 구조물의 전기 화학적 제조 동안 층의 평형성을유지하고/하거나 원하는 두께의 층을 성취하기 위한 방법및 장치
US20090020433A1 (en) * 2003-12-31 2009-01-22 Microfabrica Inc. Electrochemical Fabrication Methods for Producing Multilayer Structures Including the use of Diamond Machining in the Planarization of Deposits of Material
US7413847B2 (en) * 2004-02-09 2008-08-19 Raydiance, Inc. Semiconductor-type processing for solid-state lasers
US8135050B1 (en) 2005-07-19 2012-03-13 Raydiance, Inc. Automated polarization correction
US8232687B2 (en) 2006-04-26 2012-07-31 Raydiance, Inc. Intelligent laser interlock system
US7444049B1 (en) 2006-01-23 2008-10-28 Raydiance, Inc. Pulse stretcher and compressor including a multi-pass Bragg grating
US8189971B1 (en) 2006-01-23 2012-05-29 Raydiance, Inc. Dispersion compensation in a chirped pulse amplification system
US7822347B1 (en) 2006-03-28 2010-10-26 Raydiance, Inc. Active tuning of temporal dispersion in an ultrashort pulse laser system
US8125704B2 (en) 2008-08-18 2012-02-28 Raydiance, Inc. Systems and methods for controlling a pulsed laser by combining laser signals
US8884184B2 (en) 2010-08-12 2014-11-11 Raydiance, Inc. Polymer tubing laser micromachining
WO2012037465A1 (en) 2010-09-16 2012-03-22 Raydiance, Inc. Laser based processing of layered materials
US11257679B2 (en) * 2018-11-26 2022-02-22 Stmicroelectronics Pte Ltd Method for removing a sacrificial layer on semiconductor wafers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220395A (ja) * 1985-03-22 1986-09-30 イ−・アイ・デユポン・ドウ・ヌム−ル・アンド・カンパニ−・インコ−ポレイテツド 回路基板及びその製造方法
JPS6235693A (ja) * 1985-08-09 1987-02-16 末広 照朗 回路基板
JPS62142393A (ja) * 1985-12-17 1987-06-25 三菱電機株式会社 フラツシユプリント配線板の製造方法
JPS6364920A (ja) * 1986-09-04 1988-03-23 Hitachi Maxell Ltd 磁気記録用磁性粉末の製造法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659510A (en) * 1969-05-01 1972-05-02 Hughes Aircraft Co Apparatus and method utilizable in forming metal grids
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US4272612A (en) * 1979-05-09 1981-06-09 The United States Of America As Represented By The Secretary Of The Army Erosion lithography to abrade a pattern onto a substrate
US4289381A (en) * 1979-07-02 1981-09-15 Hughes Aircraft Company High selectivity thin film polarizer
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
US4585519A (en) * 1983-02-10 1986-04-29 Grumman Aerospace Corporation Automated chemical milling process
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
US4552615A (en) * 1984-05-21 1985-11-12 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
US4861420A (en) * 1984-06-04 1989-08-29 Tactile Perceptions, Inc. Method of making a semiconductor transducer
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4918032A (en) * 1988-04-13 1990-04-17 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220395A (ja) * 1985-03-22 1986-09-30 イ−・アイ・デユポン・ドウ・ヌム−ル・アンド・カンパニ−・インコ−ポレイテツド 回路基板及びその製造方法
JPS6235693A (ja) * 1985-08-09 1987-02-16 末広 照朗 回路基板
JPS62142393A (ja) * 1985-12-17 1987-06-25 三菱電機株式会社 フラツシユプリント配線板の製造方法
JPS6364920A (ja) * 1986-09-04 1988-03-23 Hitachi Maxell Ltd 磁気記録用磁性粉末の製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168288A (ja) * 1997-08-21 1999-03-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法及び回路基板
JP2010272831A (ja) * 2009-05-20 2010-12-02 Faintekku:Kk フレキシブルプリント基板の製造方法

Also Published As

Publication number Publication date
EP0415131A2 (en) 1991-03-06
EP0415131A3 (en) 1992-11-19
JP2829940B2 (ja) 1998-12-02
US5122439A (en) 1992-06-16

Similar Documents

Publication Publication Date Title
JPH03104187A (ja) 基体上のパターン作成法
JP2744875B2 (ja) 感光性ケイ素含有レジスト組成物及びその使用方法
US5470693A (en) Method of forming patterned polyimide films
US5173392A (en) Forming a pattern on a substrate
JPS63302591A (ja) ポリマー材料製基板の加工方法
EP0114229A2 (en) Method of forming a lift-off mask with improved oxygen barrier layer
EP0364740B1 (en) Structure for depositing a metallization pattern thereon and processes of forming such a structure
JPH0356468B2 (ja)
JPH0259452B2 (ja)
JP2980149B2 (ja) レジスト材料およびパターン形成方法
JPH0248666A (ja) 硬化ポリイミド層のエッチング方法
KR100252579B1 (ko) 마이크로일렉트로닉 구조에 사용되는 노볼락 중합체로 된 평탄한 피막
JPS63294556A (ja) 基板に対するフオトレジスト材料の接着性改善方法
JPS61143740A (ja) 導電回路の製造方法
TWI248138B (en) Electronic device manufacture
JPS60119550A (ja) パタン形成材料及びパタン形成方法
JPH0128368B2 (ja)
US4975347A (en) Method for manufacturing heat-stable structured layers from photopolymers which are addition reaction products of olefinic unsaturated monoisocyanates and phenol-formaldehyde resins
US5512334A (en) Method for the production of a bottom resist
JPH07160003A (ja) 三層レジスト法によるパターン形成方法
KR20010113735A (ko) 1 미크론 이하의 폭을 갖는 금속 라인을 형성하기에적절한 패턴의 제조 방법
JPH02265932A (ja) 有機重合体材料のエッチング方法
JP4675450B2 (ja) 薄膜パターンの形成方法
JPS6098431A (ja) パタン形成材料及びパタン形成方法
JPS63113456A (ja) レジスト膜の剥離方法