JPH03104140A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03104140A JPH03104140A JP24161389A JP24161389A JPH03104140A JP H03104140 A JPH03104140 A JP H03104140A JP 24161389 A JP24161389 A JP 24161389A JP 24161389 A JP24161389 A JP 24161389A JP H03104140 A JPH03104140 A JP H03104140A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- aluminum wiring
- layer
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000002844 melting Methods 0.000 claims abstract description 23
- 230000008018 melting Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 20
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 229910020169 SiOa Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
A.産業上の利用分野
B.発明の概要
C.従来技術
D.発明が解決しようとする問題点[第3図]E.問題
点を解決するための手段 F.作用 G.実施例[第1図、第2図] H.発明の効果 (A.産業上の利用分野) 本発明は半導体装置、特に半導体基板上に低融点絶縁膜
が層間絶縁膜として複数層有し、最上層の低融点絶縁膜
上にアルミニウム配線膜を有する半導体装置に関する。
点を解決するための手段 F.作用 G.実施例[第1図、第2図] H.発明の効果 (A.産業上の利用分野) 本発明は半導体装置、特に半導体基板上に低融点絶縁膜
が層間絶縁膜として複数層有し、最上層の低融点絶縁膜
上にアルミニウム配線膜を有する半導体装置に関する。
(B.発明の概要)
本発明は、上記の半導体装置において、アルミニウム配
線膜と、導電領域(即ち、半導体基板表面部あるいは半
導体基板上の半導体層)とのコンタクト部の垂直段差を
小さくするため、上記コンタクト部近傍領域において低
融点絶縁膜を、そのうち一層だけを残し他の層のものを
除去したものである。
線膜と、導電領域(即ち、半導体基板表面部あるいは半
導体基板上の半導体層)とのコンタクト部の垂直段差を
小さくするため、上記コンタクト部近傍領域において低
融点絶縁膜を、そのうち一層だけを残し他の層のものを
除去したものである。
(C.従来技術)
BPSG%PSG%AsSG等低融点のSiO=膜は、
多層配線の最上層を成すアルミニウム配線膜直下の層間
絶縁膜として多く用いられていた。というのは、これ等
低融点のS i O 2膜は平坦化膜として最適であり
、一方アルミニウム配線膜は下地に段差があると段切れ
を起し易いという性質を有しているからである。
多層配線の最上層を成すアルミニウム配線膜直下の層間
絶縁膜として多く用いられていた。というのは、これ等
低融点のS i O 2膜は平坦化膜として最適であり
、一方アルミニウム配線膜は下地に段差があると段切れ
を起し易いという性質を有しているからである。
ところで、最近においては多層化が進み、それに伴って
、多結晶シリコン、ポリサイドからなる配線層が増え、
そしてこれ等配線層間にBPSG等低融点SiOa膜を
層間絶縁膜として介在させて平坦化を図る必要が生じて
きた。また、配線間に寄生する容量を小さくするため、
層間絶縁膜の厚さを厚くする必要性が生じたが、それに
応えるために低融点絶縁膜を多く用いる必要性が生じた
。
、多結晶シリコン、ポリサイドからなる配線層が増え、
そしてこれ等配線層間にBPSG等低融点SiOa膜を
層間絶縁膜として介在させて平坦化を図る必要が生じて
きた。また、配線間に寄生する容量を小さくするため、
層間絶縁膜の厚さを厚くする必要性が生じたが、それに
応えるために低融点絶縁膜を多く用いる必要性が生じた
。
(D.発明が解決しようとする問題点)[第3図]
ところで、BPSG等低融点絶縁膜を何層も層間絶縁膜
として用いて多層配線を形成した場合、第3図に示すよ
うに最上層のアルミニウム配線膜の半導体基板の拡散層
とのコンタクト部における垂直段差が深くなり、段切れ
が生じ易くなるという問題があった。同図において、a
は半導体基板、bは該半導体基板aの表面部に選択的に
形成された拡散層、Cは半導体基板aの表面上に熱酸化
により形或されたS i O z膜、dはBPSG膜e
はCVDにより形成したSift膜、fはBPSG膜、
gはこれ等多層絶縁膜に形成されたコンタクトホール、
hは該コンタクトホールgを通して上記拡散層bに接続
されたアルミニウム配線膜である。
として用いて多層配線を形成した場合、第3図に示すよ
うに最上層のアルミニウム配線膜の半導体基板の拡散層
とのコンタクト部における垂直段差が深くなり、段切れ
が生じ易くなるという問題があった。同図において、a
は半導体基板、bは該半導体基板aの表面部に選択的に
形成された拡散層、Cは半導体基板aの表面上に熱酸化
により形或されたS i O z膜、dはBPSG膜e
はCVDにより形成したSift膜、fはBPSG膜、
gはこれ等多層絶縁膜に形成されたコンタクトホール、
hは該コンタクトホールgを通して上記拡散層bに接続
されたアルミニウム配線膜である。
尚、第3図に示した半導体装置はアルミニウム配線膜h
が半導体基板a表面部に形成された拡散層bにコンタク
トしていたが、アルミニウム配線膜hが半導体基板上の
例えば多結晶シリコンからなるゲート電極にコンタクト
したものにおいてもコンタクト部の垂直段差が急峻で断
線が生じ易いという問題がある。
が半導体基板a表面部に形成された拡散層bにコンタク
トしていたが、アルミニウム配線膜hが半導体基板上の
例えば多結晶シリコンからなるゲート電極にコンタクト
したものにおいてもコンタクト部の垂直段差が急峻で断
線が生じ易いという問題がある。
本発明はこのような問題点を解決すべく為されたもので
あり、アルミニウム配線膜と半導体基板表面部あるいは
半導体基板上の半導体層とのコンタクト部の垂直段差を
小さくすることを目的とする。
あり、アルミニウム配線膜と半導体基板表面部あるいは
半導体基板上の半導体層とのコンタクト部の垂直段差を
小さくすることを目的とする。
(E.問題点を解決るるための手段)
本発明半導体装置は上記問題点を解決するため、コンタ
クト部近傍領域において低融点絶縁膜を、そのうちの一
層を残し他の層を除去したことを特徴とする。
クト部近傍領域において低融点絶縁膜を、そのうちの一
層を残し他の層を除去したことを特徴とする。
(F.作用)
本発明半導体装置によれば、アルミニウム配線膜のコン
タクト部近傍領域における低融点絶縁膜の暦数が1層と
少ないので、コンタクト部の垂直段差が小さ《て済む。
タクト部近傍領域における低融点絶縁膜の暦数が1層と
少ないので、コンタクト部の垂直段差が小さ《て済む。
従って、アルミニウム配線膜の断線が起きにくくなり、
延いては半導体装置の信頼度が高くなる。
延いては半導体装置の信頼度が高くなる。
(G.実施例)[第1図、第2図]
以下、本発明半導体装置を図示実施例に従って詳細に説
明する。
明する。
第1図は本発明半導体装置の一つの実施例を示す断面図
である。
である。
図面において、1はp型半導体基板、2は該半導体基板
1の表面部を選択酸化することにより形或されたフィー
ルド絶縁膜、3はゲート絶縁膜、4はp型半導体基板1
の表面部に選択的に形成されたn十型拡散層、5は第1
層目の多結晶シリコン層からなるゲート電極、6は該ゲ
ート電極5の側面に形成された絶縁物からなるサイドウ
ォール、7は層間絶縁膜、8は第2層目の多結晶シリコ
ン層からなる記憶ノード、9は該記憶ノード8の表面に
形成された誘電体膜(太い実線で示す)で、ナイトライ
ド膜とSiOi膜からなる二層構造を有している。10
は第3層目の多結晶シリコン層からなるプレート電極で
、該プレート電極10と、これと誘電体膜9を介して対
向する記憶ノード10によって情報蓄積用コンデンサが
構成されている。11は減圧CVDにより形成されたS
iN膜、12はBPSG膜で、平坦化のために形成され
たものである。13はBPSG膜12上に形成されたビ
ット線で、多結晶シリコンあるいは高融点金属ポリサイ
ドからなる。このビット線13はコンタクトホール14
を通して拡散層4にコンタクトしている。15は第2層
目のBPSG膜で、該BPSG膜15上に最上層の配線
膜であるアルミニウム配線膜l6が形成されている。1
7は該アルミニウム配線膜l6を拡散層4にコンタクト
させるコンタクトホールである。
1の表面部を選択酸化することにより形或されたフィー
ルド絶縁膜、3はゲート絶縁膜、4はp型半導体基板1
の表面部に選択的に形成されたn十型拡散層、5は第1
層目の多結晶シリコン層からなるゲート電極、6は該ゲ
ート電極5の側面に形成された絶縁物からなるサイドウ
ォール、7は層間絶縁膜、8は第2層目の多結晶シリコ
ン層からなる記憶ノード、9は該記憶ノード8の表面に
形成された誘電体膜(太い実線で示す)で、ナイトライ
ド膜とSiOi膜からなる二層構造を有している。10
は第3層目の多結晶シリコン層からなるプレート電極で
、該プレート電極10と、これと誘電体膜9を介して対
向する記憶ノード10によって情報蓄積用コンデンサが
構成されている。11は減圧CVDにより形成されたS
iN膜、12はBPSG膜で、平坦化のために形成され
たものである。13はBPSG膜12上に形成されたビ
ット線で、多結晶シリコンあるいは高融点金属ポリサイ
ドからなる。このビット線13はコンタクトホール14
を通して拡散層4にコンタクトしている。15は第2層
目のBPSG膜で、該BPSG膜15上に最上層の配線
膜であるアルミニウム配線膜l6が形成されている。1
7は該アルミニウム配線膜l6を拡散層4にコンタクト
させるコンタクトホールである。
本半導体装置においては、最上層のアルミニウム配線膜
と拡散層とのコンタクト部を有しないメモリセル部では
、平坦化層間絶縁膜としてBPSG膜12とBPSG膜
15とがあり、BPSG膜12は多結晶シリコンあるい
はポリサイドからなるビット線と、プレート電極10と
の間の層間絶縁膜として形成されており、BPSG膜1
5はビット線13と最上層のアルミニウム配線膜16の
間の層間絶縁膜として形成されている。
と拡散層とのコンタクト部を有しないメモリセル部では
、平坦化層間絶縁膜としてBPSG膜12とBPSG膜
15とがあり、BPSG膜12は多結晶シリコンあるい
はポリサイドからなるビット線と、プレート電極10と
の間の層間絶縁膜として形成されており、BPSG膜1
5はビット線13と最上層のアルミニウム配線膜16の
間の層間絶縁膜として形成されている。
一方、アルミニウム配線膜と拡散層とのコンタクト部を
有する周辺回路部においては、アルミニウム配線膜16
直下の層間絶縁膜となるBPSG膜15を有するも、B
PSG膜12は形威されていない。これは、BPSG膜
12の形成後、第2図(A)に示すようにメモリセル部
分をレジスト膜17でマスクし、その後同図(B)に示
すように、該レジスト膜17をマスクとして上記BPS
G膜12をエッチングしたためである。
有する周辺回路部においては、アルミニウム配線膜16
直下の層間絶縁膜となるBPSG膜15を有するも、B
PSG膜12は形威されていない。これは、BPSG膜
12の形成後、第2図(A)に示すようにメモリセル部
分をレジスト膜17でマスクし、その後同図(B)に示
すように、該レジスト膜17をマスクとして上記BPS
G膜12をエッチングしたためである。
このように本半導体装置においては、アルミニウム配線
膜と拡散層とのコンタクト部を有する周辺回路部のBP
SG膜12がエッチングによって除去されているので、
アルミニウム配線膜16と拡散層4とのコンタクト部に
おける垂直段差はBPSG膜12の厚さ(数千人)分小
さくなる。
膜と拡散層とのコンタクト部を有する周辺回路部のBP
SG膜12がエッチングによって除去されているので、
アルミニウム配線膜16と拡散層4とのコンタクト部に
おける垂直段差はBPSG膜12の厚さ(数千人)分小
さくなる。
従って、コンタクト部におけるアルミニウムカバレッジ
、オーバーコート力バレッジが良くなるので断線が生じ
にくくなり、延いては半導体装置の信頼度が高くなる。
、オーバーコート力バレッジが良くなるので断線が生じ
にくくなり、延いては半導体装置の信頼度が高くなる。
また、本実施例においては周辺回路部分におけるBPS
G膜12を総て除去したが、アルミニウム配線膜l6の
拡散層4とのコンタクト部から相当に離れた場所におい
てはBPSG膜12を残して例えば配線容量を小さくす
ることに利用するようにしても良い。というのは、アル
ミニウム配線膜16の拡散層4とのコンタクト部から相
当に離れた所においてはBPSG膜12があってもコン
タクト部の垂直段差には影響を与えないからである。
G膜12を総て除去したが、アルミニウム配線膜l6の
拡散層4とのコンタクト部から相当に離れた場所におい
てはBPSG膜12を残して例えば配線容量を小さくす
ることに利用するようにしても良い。というのは、アル
ミニウム配線膜16の拡散層4とのコンタクト部から相
当に離れた所においてはBPSG膜12があってもコン
タクト部の垂直段差には影響を与えないからである。
また、本実施例においてはアルミニウム配線膜16と拡
散層4とのコンタクト部の垂直段差を小さくしていたが
、半導体基板1上の例えばゲート電極を成す多結晶シリ
コン層と、それより相当に上層のアルミニウム配線膜と
のコンタクト部の垂直段差を小さくすることにも本発明
を適用することができる。即ち、導電領域として半導体
基板表面部に形成された拡散層だけでなく、多結晶シリ
コン層等からなるゲート電極あるいは配線が考えられる
。
散層4とのコンタクト部の垂直段差を小さくしていたが
、半導体基板1上の例えばゲート電極を成す多結晶シリ
コン層と、それより相当に上層のアルミニウム配線膜と
のコンタクト部の垂直段差を小さくすることにも本発明
を適用することができる。即ち、導電領域として半導体
基板表面部に形成された拡散層だけでなく、多結晶シリ
コン層等からなるゲート電極あるいは配線が考えられる
。
(,発明の効果)
以上に述べたように、本発明半導体装置は、半導体基板
上に低融点絶縁膜が層間絶縁膜として複数層有し、最上
層の低融点絶縁膜上にアルミニウム配線膜を有する半導
体装置において、上記アルミニウム配線膜と上記半導体
基板表面の導電領域とのコンタクト部近傍領域において
低融点絶縁膜を、そのうぢの一層を残し他の層を除去し
てなることを特徴とする。
上に低融点絶縁膜が層間絶縁膜として複数層有し、最上
層の低融点絶縁膜上にアルミニウム配線膜を有する半導
体装置において、上記アルミニウム配線膜と上記半導体
基板表面の導電領域とのコンタクト部近傍領域において
低融点絶縁膜を、そのうぢの一層を残し他の層を除去し
てなることを特徴とする。
従って、本発明半導体装置によれば、アルミニウム配線
膜のコンタクト部近傍領域における低融点絶縁膜の暦数
が一層しかないので、コンタクト部の垂直段差が小さく
て済む。従って、アルミニウム配線膜の断線が起きにく
くなり、延いては半導体装置の信頼度が高くなる。
膜のコンタクト部近傍領域における低融点絶縁膜の暦数
が一層しかないので、コンタクト部の垂直段差が小さく
て済む。従って、アルミニウム配線膜の断線が起きにく
くなり、延いては半導体装置の信頼度が高くなる。
第1図は本発明半導体装置の一つの実施例を示す断面図
、第2図(A)、(B)は第1図に示した半導体装置の
製造方法を工程順に示す断面図、第3図は発明が解決し
ようとする問題点を示す断面図である。 符号の説明 1・・・半導体基板、4・・・導電領域、12・・・低
融点絶縁膜、 15・・・アルミニウム配線膜直下の低融点絶縁膜、 16・・・アルミニウム配線膜。 間層A乞示す断面X 第3図
、第2図(A)、(B)は第1図に示した半導体装置の
製造方法を工程順に示す断面図、第3図は発明が解決し
ようとする問題点を示す断面図である。 符号の説明 1・・・半導体基板、4・・・導電領域、12・・・低
融点絶縁膜、 15・・・アルミニウム配線膜直下の低融点絶縁膜、 16・・・アルミニウム配線膜。 間層A乞示す断面X 第3図
Claims (1)
- (1)半導体基板上に低融点絶縁膜が層間絶縁膜として
複数層有し、最上層の低融点絶縁膜上にアルミニウム配
線膜を有する半導体装置において、上記アルミニウム配
線膜と上記半導体基板表面の導電領域とのコンタクト部
近傍領域において上記低融点絶縁膜を、そのうち一層だ
けを残し他の層を除去してなる ことを特徴とする半導体装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24161389A JPH03104140A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24161389A JPH03104140A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03104140A true JPH03104140A (ja) | 1991-05-01 |
Family
ID=17076930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24161389A Pending JPH03104140A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03104140A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007154881A (ja) * | 2005-11-30 | 2007-06-21 | Ford Global Technologies Llc | エンジンの制御装置及び制御方法 |
-
1989
- 1989-09-18 JP JP24161389A patent/JPH03104140A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007154881A (ja) * | 2005-11-30 | 2007-06-21 | Ford Global Technologies Llc | エンジンの制御装置及び制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0170312B1 (ko) | 고집적 dram 셀 및 그 제조방법 | |
KR100491458B1 (ko) | 반도체 장치 | |
JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
JPH0982920A (ja) | 高集積dramセルの製造方法 | |
KR100306202B1 (ko) | 반도체장치 및 그의 제조방법 | |
JPH0529563A (ja) | 半導体集積回路装置及びその製造方法 | |
KR102669885B1 (ko) | 반도체 소자 | |
US5498561A (en) | Method of fabricating memory cell for semiconductor integrated circuit | |
KR100294755B1 (ko) | 반도체장치및그제조방법 | |
US6930341B2 (en) | Integrated circuits including insulating spacers that extend beneath a conductive line | |
KR970013369A (ko) | 반도체집적회로장치의 제조방법 및 반도체집적회로장치 | |
KR100650192B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
JPH03104140A (ja) | 半導体装置 | |
US6436758B1 (en) | Method for forming storage node contact plug of DRAM (dynamic random access memory) | |
KR20000008446A (ko) | 공정 토폴로지 개선을 위한 고집적 반도체 장치 및 그 제조 방법 | |
US6432771B1 (en) | DRAM and MOS transistor manufacturing | |
JPH0982916A (ja) | 半導体装置及びその製造方法 | |
JP3092254B2 (ja) | ダイナミックram | |
KR100444773B1 (ko) | 반도체 소자의 제조 방법 | |
US20020081836A1 (en) | Contact structure, semiconductor device and manufacturing method thereof | |
JP3288910B2 (ja) | 半導体装置の製造方法 | |
KR20050003296A (ko) | 자기정합 콘택홀을 갖는 반도체 메모리장치의 제조방법 | |
KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
JPH11251553A (ja) | 半導体メモリ装置のコンタクト形成方法及びその構造 | |
KR20000000882A (ko) | 반도체 소자의 텅스텐 플러그 형성방법 |