JPH03101715A - 薄膜トランジスタマトリクス及びその製造方法 - Google Patents
薄膜トランジスタマトリクス及びその製造方法Info
- Publication number
- JPH03101715A JPH03101715A JP1239332A JP23933289A JPH03101715A JP H03101715 A JPH03101715 A JP H03101715A JP 1239332 A JP1239332 A JP 1239332A JP 23933289 A JP23933289 A JP 23933289A JP H03101715 A JPH03101715 A JP H03101715A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- thin film
- lower electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011159 matrix material Substances 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 94
- 238000003860 storage Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔概 要〕
疲晶表示装置等の駆動に用いる、薄膜トランジスタマト
リクスとその製造方法に関し、製造工程を複雑化するこ
となく、しかも開口率の低下を防止することを目的とし
、 透明絶縁性基板上に、複数個の画素電極と該画素電極対
応の薄膜トランジスタをマトリクス状に配設し、前記薄
膜トランジスタのゲート電極を行ごとに共通に接続する
ゲートバスラインを平行に複数本配列し、各薄膜トラン
ジスタのソース電極を対応する画素電極と接続するとと
もに、該ソース電極と隣接するゲートバスラインとの間
に、前記透明絶縁性基板上に形成した下部電極と前記画
素電極が絶縁膜を介して対向配置されてなる蓄積容量を
接続した薄膜トランジスタマトリクスであって、前記下
部電極が、加熱酸化またはプラズマ酸化して透光性導電
膜とした金属膜からなる構戒とする。 〔産業上の利用分野〕 本発明は、液晶表示装置等の駆動に用いる、薄膜トラン
ジスタマトリクスとその製造方法に関する。 薄膜トランジスタマトリクスにおいては、液晶のオン・
オフ時の誘電率異方性によって、液晶自身に印加される
電圧に直流分が重畳され、液晶の分解等の不安定性によ
り、表示が不均一になるという問題がある．この現象を
防止するため、液晶セル容量の数倍の容量を有する蓄積
容量を、液晶セルに並列に付加する方法がとられている
。 〔従来の技術〕 第４図に従来の薄膜トランジスタマトリクスの構成を示
す．同図（ｂ）は＋ａｌのＡ−Ａ矢視部断面を示す図で
ある。 Ｉズ１示したように、従来の薄膜トランジスタマトリク
スは、ガラス基板ｌのような透明絶縁性基板上に、１所
素電極Ｅと、ゲート電極Ｇと同一の工程で形成した下部
電極Ｐを、絶縁膜２を挟んで対向配置し、蓄積容量を形
成している。 上記下部電極Ｐおよびゲート電極Ｇは、ゲートバズライ
ンＧＢに直交する方向に、ゲートバスラインＣＢから導
出して形成されている。 その材質は、通常Ｔａ，Ｔｉ等の金属が用いられるが、
これらの金属は一般に光を透過しない。 なお、図のＳおよびＤは、ソース電極およびドレイン電
極、ＤＢはデータバスラインを示す．〔発明が解決しよ
うとする課題〕 このように従来構造では、蓄積容量の下部電極Ｐが不透
明な金属により形成されるため、バックライトの光が画
素の一部を透過しない。 そのため透過型の液晶表示装置の開口率が低下するとい
う問題がある。 この問題を解消するには、ゲート電極形成工程とは異な
る工程で、上記下部電極Ｐとして透明導電膜を形成する
方法も考えられる。 しかしこの方法では開口率の減少を防止することはでき
る反面、バターニング工程が増加するため、製造工程が
複雑化する。 本発明は、製造工程を複雑化することなく、しかも開口
率の低下を防止することを目的とする。 〔課題を解決するための手段〕 第１図（ａ）， （ｂｌに本発明の構成を示す。同図（
ｂ）は（ａ）のＡ−Ａ矢視部断面を示す図である。 第１図は、透明絶縁性基板１上に、複数個の画素電極Ｅ
と該画素電＋ｉＥ対応の薄膜トランジスタをマトリクス
状に配設し、上記薄膜トランジスタのゲート電極Ｇを行
ごとに共通に接続するゲートハスラインＧＢを平行に複
数本配列し、各薄膜トランジスタのソース電極Ｓを対応
する画素電極Ｅに接続するとともに、該ソース電極Ｓと
隣接するゲートバスラインＧＢとの間に電荷蓄積容量を
接続した薄膜トランジスタマトリクスを示す。 本発明は、上記電荷蓄積容量を、上記ゲートバスライン
ＧＢから導出した下部電極Ｐを、加熱酸化またはプラズ
マ酸化により透光性とした導電膜３をもって形成し、こ
の下部電極Ｐは絶縁膜２を挟んで画素電極Ｅと対向させ
て構威した。 第２図は本発明の製造方法を示す。同図（ｂｌ， （Ｃ
）は、それぞれｆ８）のＡ−Ａ矢視部，Ｂ−Ｂ矢視部断
面を示す要部断面図である。 上記構成の薄膜トランジスタマトリクスを製造するに際
し、透明絶縁性基板１上に、加熱酸化法またはプラズマ
酸化法によって透光性となる金属からなる下ＴｒＪ企属
膜と、その上層にＡｌｌ！ｒｙＡ４を積層し、この積層
膜の不要部を除去して、上記ゲート電極パターンと、該
ゲート電極パターンより幅の狭い下部電極パターンを形
成し、次いで、上記ＡＰ．膜４に対するウエットエソチ
ング法を施し、上言己下部電極パターンのＡＩ！．膜４
を除去して、下層金属膜のみからなる下部電極Ｐと下層
金属膜とＡＰ．膜４との積層膜からなるゲート電極Ｇを
形成し、更に、加熱酸化法またはプラズマ酸化法を施し
て、上記下層金属膜を酸化して、上記下部雷極Ｐを透光
性導電膜３とする。 このあとゲートｔＰ！．縁膜となる絶縁膜２．動作半導
体層５，電極膜６を形成した後、素子分離を行なってソ
ース電極Ｓ，ドレイン電極Ｄを形成し、更に画素電極Ｅ
を形成して、図示の薄膜トランジスタマトリクスが得ら
れる。 〔作 用〕 本発明は、電荷蓄積容ｆｉｌｃｓの付加位置は第４図に
示す従来構造と変える必要はなく、画素電極の下層に絶
縁膜を介して対向する下部電極Ｐが、透光性導電膜をも
って形成するので、画素開口率が低下することがない。 しかも、下部電極Ｐはゲート電極Ｇとともに同一工程で
形戒できるので、製造工程を複雑化するおそれもない。 更に、ゲート電極Ｇは、チャネル部へ向かう外部光を遮
蔽できるものであることが望ましいが、上記本発明の製
造方法によれば、下部電極Ｐは透光性導電膜単層とし、
ゲート電極Ｇは下層金属膜とＡｌｌＩ’Ｊとの積層構戒
とすることができ、Ａｌ膜が外部光を遮光するので、チ
ャネル部に光が入射するおそれもない。 このように本発明によれば、ゲート電極と同一の工程で
形成した蓄積容量部の電極を酸化によって透明化するこ
とにより、開口率を下げることなく蓄積容量を付加する
ことができ、また、バターニング工程数を増やすことな
く、Ｍ積容量部は透明化し、ゲート部は遮光性を有する
構造とすることができ、チャネル部への外部光の入射に
よるＴＦＴの誤動作を防ぐことができる。 〔失 施 例〕 以下本発明の一実施例を、その製造工程とともに、第３
図により説明する。 第３図ｆａｌ〜（ｈ）は第２図のＡ−Ａ矢視部断面を、
第３図（１）〜（ｐｌは第２図のＢ−Ｂ矢視部断面を示
す要部断面図である．
リクスとその製造方法に関し、製造工程を複雑化するこ
となく、しかも開口率の低下を防止することを目的とし
、 透明絶縁性基板上に、複数個の画素電極と該画素電極対
応の薄膜トランジスタをマトリクス状に配設し、前記薄
膜トランジスタのゲート電極を行ごとに共通に接続する
ゲートバスラインを平行に複数本配列し、各薄膜トラン
ジスタのソース電極を対応する画素電極と接続するとと
もに、該ソース電極と隣接するゲートバスラインとの間
に、前記透明絶縁性基板上に形成した下部電極と前記画
素電極が絶縁膜を介して対向配置されてなる蓄積容量を
接続した薄膜トランジスタマトリクスであって、前記下
部電極が、加熱酸化またはプラズマ酸化して透光性導電
膜とした金属膜からなる構戒とする。 〔産業上の利用分野〕 本発明は、液晶表示装置等の駆動に用いる、薄膜トラン
ジスタマトリクスとその製造方法に関する。 薄膜トランジスタマトリクスにおいては、液晶のオン・
オフ時の誘電率異方性によって、液晶自身に印加される
電圧に直流分が重畳され、液晶の分解等の不安定性によ
り、表示が不均一になるという問題がある．この現象を
防止するため、液晶セル容量の数倍の容量を有する蓄積
容量を、液晶セルに並列に付加する方法がとられている
。 〔従来の技術〕 第４図に従来の薄膜トランジスタマトリクスの構成を示
す．同図（ｂ）は＋ａｌのＡ−Ａ矢視部断面を示す図で
ある。 Ｉズ１示したように、従来の薄膜トランジスタマトリク
スは、ガラス基板ｌのような透明絶縁性基板上に、１所
素電極Ｅと、ゲート電極Ｇと同一の工程で形成した下部
電極Ｐを、絶縁膜２を挟んで対向配置し、蓄積容量を形
成している。 上記下部電極Ｐおよびゲート電極Ｇは、ゲートバズライ
ンＧＢに直交する方向に、ゲートバスラインＣＢから導
出して形成されている。 その材質は、通常Ｔａ，Ｔｉ等の金属が用いられるが、
これらの金属は一般に光を透過しない。 なお、図のＳおよびＤは、ソース電極およびドレイン電
極、ＤＢはデータバスラインを示す．〔発明が解決しよ
うとする課題〕 このように従来構造では、蓄積容量の下部電極Ｐが不透
明な金属により形成されるため、バックライトの光が画
素の一部を透過しない。 そのため透過型の液晶表示装置の開口率が低下するとい
う問題がある。 この問題を解消するには、ゲート電極形成工程とは異な
る工程で、上記下部電極Ｐとして透明導電膜を形成する
方法も考えられる。 しかしこの方法では開口率の減少を防止することはでき
る反面、バターニング工程が増加するため、製造工程が
複雑化する。 本発明は、製造工程を複雑化することなく、しかも開口
率の低下を防止することを目的とする。 〔課題を解決するための手段〕 第１図（ａ）， （ｂｌに本発明の構成を示す。同図（
ｂ）は（ａ）のＡ−Ａ矢視部断面を示す図である。 第１図は、透明絶縁性基板１上に、複数個の画素電極Ｅ
と該画素電＋ｉＥ対応の薄膜トランジスタをマトリクス
状に配設し、上記薄膜トランジスタのゲート電極Ｇを行
ごとに共通に接続するゲートハスラインＧＢを平行に複
数本配列し、各薄膜トランジスタのソース電極Ｓを対応
する画素電極Ｅに接続するとともに、該ソース電極Ｓと
隣接するゲートバスラインＧＢとの間に電荷蓄積容量を
接続した薄膜トランジスタマトリクスを示す。 本発明は、上記電荷蓄積容量を、上記ゲートバスライン
ＧＢから導出した下部電極Ｐを、加熱酸化またはプラズ
マ酸化により透光性とした導電膜３をもって形成し、こ
の下部電極Ｐは絶縁膜２を挟んで画素電極Ｅと対向させ
て構威した。 第２図は本発明の製造方法を示す。同図（ｂｌ， （Ｃ
）は、それぞれｆ８）のＡ−Ａ矢視部，Ｂ−Ｂ矢視部断
面を示す要部断面図である。 上記構成の薄膜トランジスタマトリクスを製造するに際
し、透明絶縁性基板１上に、加熱酸化法またはプラズマ
酸化法によって透光性となる金属からなる下ＴｒＪ企属
膜と、その上層にＡｌｌ！ｒｙＡ４を積層し、この積層
膜の不要部を除去して、上記ゲート電極パターンと、該
ゲート電極パターンより幅の狭い下部電極パターンを形
成し、次いで、上記ＡＰ．膜４に対するウエットエソチ
ング法を施し、上言己下部電極パターンのＡＩ！．膜４
を除去して、下層金属膜のみからなる下部電極Ｐと下層
金属膜とＡＰ．膜４との積層膜からなるゲート電極Ｇを
形成し、更に、加熱酸化法またはプラズマ酸化法を施し
て、上記下層金属膜を酸化して、上記下部雷極Ｐを透光
性導電膜３とする。 このあとゲートｔＰ！．縁膜となる絶縁膜２．動作半導
体層５，電極膜６を形成した後、素子分離を行なってソ
ース電極Ｓ，ドレイン電極Ｄを形成し、更に画素電極Ｅ
を形成して、図示の薄膜トランジスタマトリクスが得ら
れる。 〔作 用〕 本発明は、電荷蓄積容ｆｉｌｃｓの付加位置は第４図に
示す従来構造と変える必要はなく、画素電極の下層に絶
縁膜を介して対向する下部電極Ｐが、透光性導電膜をも
って形成するので、画素開口率が低下することがない。 しかも、下部電極Ｐはゲート電極Ｇとともに同一工程で
形戒できるので、製造工程を複雑化するおそれもない。 更に、ゲート電極Ｇは、チャネル部へ向かう外部光を遮
蔽できるものであることが望ましいが、上記本発明の製
造方法によれば、下部電極Ｐは透光性導電膜単層とし、
ゲート電極Ｇは下層金属膜とＡｌｌＩ’Ｊとの積層構戒
とすることができ、Ａｌ膜が外部光を遮光するので、チ
ャネル部に光が入射するおそれもない。 このように本発明によれば、ゲート電極と同一の工程で
形成した蓄積容量部の電極を酸化によって透明化するこ
とにより、開口率を下げることなく蓄積容量を付加する
ことができ、また、バターニング工程数を増やすことな
く、Ｍ積容量部は透明化し、ゲート部は遮光性を有する
構造とすることができ、チャネル部への外部光の入射に
よるＴＦＴの誤動作を防ぐことができる。 〔失 施 例〕 以下本発明の一実施例を、その製造工程とともに、第３
図により説明する。 第３図ｆａｌ〜（ｈ）は第２図のＡ−Ａ矢視部断面を、
第３図（１）〜（ｐｌは第２図のＢ−Ｂ矢視部断面を示
す要部断面図である．
【第３図（ａ）， （［１参照】
透明絶縁性基板ｌ上に、加熱酸化法またはプラズマ酸化
法により透光性とすることのできる下層金属膜として、
厚さ約２０ｎｍのＴｉ膜１３を形成し、その上に厚さ約
５０ｎｍのＡｌ膜４を上部金属膜として積層する． なお、上記下層金属膜としては、Ｔｉのほか、Ｔａ，Ａ
ｌ，Ｚｎを用いることができる。
法により透光性とすることのできる下層金属膜として、
厚さ約２０ｎｍのＴｉ膜１３を形成し、その上に厚さ約
５０ｎｍのＡｌ膜４を上部金属膜として積層する． なお、上記下層金属膜としては、Ｔｉのほか、Ｔａ，Ａ
ｌ，Ｚｎを用いることができる。
上記Ａｌ膜４上に、ゲート電極および蓄積容量部の下部
電極のバターニングを有するレジスト膜２ｌを形成し、
このレジスト膜２Ｉをマスクとして、ウェットエツチン
グ法によりＡｌｌ膜４の、更に反応性ガスによるドライ
エソチング法によりＴｉ膜１３の露出部を除去して、（
ｂ）に示すように下部電極パターン、および０）に示す
ようにゲート電極パタ７ンを形成する。
電極のバターニングを有するレジスト膜２ｌを形成し、
このレジスト膜２Ｉをマスクとして、ウェットエツチン
グ法によりＡｌｌ膜４の、更に反応性ガスによるドライ
エソチング法によりＴｉ膜１３の露出部を除去して、（
ｂ）に示すように下部電極パターン、および０）に示す
ようにゲート電極パタ７ンを形成する。
次いで上記レジスト膜２１をマスクとしてＡｌのウエ’
７トエッチングを過剰に施し、Ａｌ膜４のサイドエンチ
ングを行い、（Ｃｌに示すように、下部電極部のＡＪ膜
を除去し、下層金属膜のＴｉ膜１３を表出させる。 この工程で、ゲート電極部のＡ ｆｆｉ Ｈ’Ｊ． ４
は、若干幅を減じるのみで残留する．これはゲート電極
幅が蓄積容量用の電極幅より大きいためであり、この比
率を２倍以上にすれば、この構造が容易に実現できる。
７トエッチングを過剰に施し、Ａｌ膜４のサイドエンチ
ングを行い、（Ｃｌに示すように、下部電極部のＡＪ膜
を除去し、下層金属膜のＴｉ膜１３を表出させる。 この工程で、ゲート電極部のＡ ｆｆｉ Ｈ’Ｊ． ４
は、若干幅を減じるのみで残留する．これはゲート電極
幅が蓄積容量用の電極幅より大きいためであり、この比
率を２倍以上にすれば、この構造が容易に実現できる。
【同図（ｄｉ， （１１参照】
上記レジスト膜２１を剥離した後、平行平板型の高周波
プラズマ処理装置の陽極側において酸素プラズマ処理を
行う。 代表的な条件として、酸素（ＯＸ ）ガス圧約５Ｐａ，
基板温度約４００゜Ｃ，放電電力凡そ０．２ Ｗ／ｃｍ
”でプラズマ酸化処理を行なう。これにより、′Ｆｊ膜
３は可視域での透過率凡そ７０％、抵抗率約１Ωｃｍの
透光性導電膜３となり、Ａｆ膜４表面に約５ｎｍの酸化
膜が形成される。 この工程が終了すると、図示したように、透光性環電膜
３単層の下部電極Ｐと、Ｔｉ膜１３とＡｆｆｉ膜４との
積層膜からなるゲート電極Ｇが形成される。
プラズマ処理装置の陽極側において酸素プラズマ処理を
行う。 代表的な条件として、酸素（ＯＸ ）ガス圧約５Ｐａ，
基板温度約４００゜Ｃ，放電電力凡そ０．２ Ｗ／ｃｍ
”でプラズマ酸化処理を行なう。これにより、′Ｆｊ膜
３は可視域での透過率凡そ７０％、抵抗率約１Ωｃｍの
透光性導電膜３となり、Ａｆ膜４表面に約５ｎｍの酸化
膜が形成される。 この工程が終了すると、図示したように、透光性環電膜
３単層の下部電極Ｐと、Ｔｉ膜１３とＡｆｆｉ膜４との
積層膜からなるゲート電極Ｇが形成される。
次いで、プラズマ化学気相成長（ＣＶＤ）法を用いて、
ゲート絶縁膜となるＳｉＮ膜２，動作半導体層としてａ
−Ｓｉ膜５を連続或膜ずる。
ゲート絶縁膜となるＳｉＮ膜２，動作半導体層としてａ
−Ｓｉ膜５を連続或膜ずる。
次いで、チャネルにあたる部分にリフトオフ用のレジス
ト膜２２を形成した後、コンタクト層となるＰ（燐）を
ドープしたｎ″ａ−Ｓｉ膜７、および、ソース・ドレイ
ン電極となるＴｉ膜８を成膜する。
ト膜２２を形成した後、コンタクト層となるＰ（燐）を
ドープしたｎ″ａ−Ｓｉ膜７、および、ソース・ドレイ
ン電極となるＴｉ膜８を成膜する。
【同図（ｇ）， （０）参照】
上記レジスト膜２２を除去して、その上に付着したｎ”
ａ−Ｓｉ膜７およびＴｉ膜８をリフトオフする。 このあと更に、図示はしていないが、素子分離用のレジ
スト膜を形成し、これをマスクとしてドライエッチング
を行い、Ｔｉ膜８，ｎ”ａ−Ｓｔ膜７，及びａ−Ｓｉｌ
９．５の不要部を除去することにより、本工程終了時に
は、図示したように、ゲート絶縁膜の延長部のＳｉＮ膜
２により被覆された下部電極Ｐと、Ｔｉ膜１３とＡ２膜
４との積層膜からなり、非透光性のゲート電極Ｇを具備
する薄膜トランジスタが形成される。
ａ−Ｓｉ膜７およびＴｉ膜８をリフトオフする。 このあと更に、図示はしていないが、素子分離用のレジ
スト膜を形成し、これをマスクとしてドライエッチング
を行い、Ｔｉ膜８，ｎ”ａ−Ｓｔ膜７，及びａ−Ｓｉｌ
９．５の不要部を除去することにより、本工程終了時に
は、図示したように、ゲート絶縁膜の延長部のＳｉＮ膜
２により被覆された下部電極Ｐと、Ｔｉ膜１３とＡ２膜
４との積層膜からなり、非透光性のゲート電極Ｇを具備
する薄膜トランジスタが形成される。
次いで、ＩＴＯのような透明導電膜からなる画素電極Ｅ
を所定のパターンに形戒する。 このようにして、図に見られるように、ＳｉＮ膜２を挟
んで、透光性導電膜３であるＴｉの酸化膜と画素電４！
ＪλＥが対向配ｉｄされた構造の、電荷蓄１ｉ’ｉ容量
Ｃｓが形成される。一方、ＴＰＴチャネル部の下方には
、Ａｌ電極４が形成されているので、透明絶縁性基板１
の裏側からの外部光は、このＡｌ膜４に遮光され、チャ
ネル部には到達しない。 促って、光が入射することによるＴＰＴの誤動作の発生
は防止される。 図において、１は透明絶縁性基板（ガラス基板）、２は
絶縁膜（Ｓ ｉ Ｎｖ） 、３は透光性導電膜、４はＡ
ｎ膜、５は動作半導体層（ａ−Ｓｔ膜）、６は電極膜、
７はコンタクト層（ｎ”ａ−Ｓｉ膜）、８はＴｉｌ７、
１３は下層金属膜（Ｔｉｌ父）、Ｐは下部１±極、Ｅは
画素電極、Ｇはゲート電極、Ｓはソース電極、Ｄはドレ
イン電横、ＧＢはゲートバスライン、ＤＢはドレイン電
極を示す。 〔発明の効果〕 以上説明した如く本発明によれば、開口率を低下させる
ことなく蓄積容量を形戒することができ、しかも製造工
程は、電荷蓄積容量を形成しない場合に比べて増加せず
、製造工程は容易である。
を所定のパターンに形戒する。 このようにして、図に見られるように、ＳｉＮ膜２を挟
んで、透光性導電膜３であるＴｉの酸化膜と画素電４！
ＪλＥが対向配ｉｄされた構造の、電荷蓄１ｉ’ｉ容量
Ｃｓが形成される。一方、ＴＰＴチャネル部の下方には
、Ａｌ電極４が形成されているので、透明絶縁性基板１
の裏側からの外部光は、このＡｌ膜４に遮光され、チャ
ネル部には到達しない。 促って、光が入射することによるＴＰＴの誤動作の発生
は防止される。 図において、１は透明絶縁性基板（ガラス基板）、２は
絶縁膜（Ｓ ｉ Ｎｖ） 、３は透光性導電膜、４はＡ
ｎ膜、５は動作半導体層（ａ−Ｓｔ膜）、６は電極膜、
７はコンタクト層（ｎ”ａ−Ｓｉ膜）、８はＴｉｌ７、
１３は下層金属膜（Ｔｉｌ父）、Ｐは下部１±極、Ｅは
画素電極、Ｇはゲート電極、Ｓはソース電極、Ｄはドレ
イン電横、ＧＢはゲートバスライン、ＤＢはドレイン電
極を示す。 〔発明の効果〕 以上説明した如く本発明によれば、開口率を低下させる
ことなく蓄積容量を形戒することができ、しかも製造工
程は、電荷蓄積容量を形成しない場合に比べて増加せず
、製造工程は容易である。
第１図，および第２図は本発明の構成説明図、第３図は
本発明の一実施例説明図、 第４図は従来の薄膜トランジスタマトリクスの問題点説
明図である。 ィトｊ９竺ρ万一季こ糸ＱｆｉｔｆｆｉＥ’月Ｇ○第３
図０１／Ｉｌ） 棒の精肘川圓（ヂの２） ｊ１２図 第 ３ 図 （マ／＋２） 谷亡朱４薄Ｒ．更トラ〉シ゜゜ズタ マ１ソ７ス＾閘１更±１ｆ口万閏 第４図 −１０２−
本発明の一実施例説明図、 第４図は従来の薄膜トランジスタマトリクスの問題点説
明図である。 ィトｊ９竺ρ万一季こ糸ＱｆｉｔｆｆｉＥ’月Ｇ○第３
図０１／Ｉｌ） 棒の精肘川圓（ヂの２） ｊ１２図 第 ３ 図 （マ／＋２） 谷亡朱４薄Ｒ．更トラ〉シ゜゜ズタ マ１ソ７ス＾閘１更±１ｆ口万閏 第４図 −１０２−
Claims (2)
- （１）透明絶縁性基板（１）上に、複数個の画素電極（
Ｅ）と該画素電極対応の薄膜トランジスタをマトリクス
状に配設し、前記薄膜トランジスタのゲート電極（Ｇ）
を行ごとに共通に接続するゲートバスライン（ＧＢ）を
平行に複数本配列し、各薄膜トランジスタのソース電極
（Ｓ）を対応する画素電極と接続するとともに、該ソー
ス電極と隣接するゲートバスライン（ＧＢ）との間に、
前記透明絶縁性基板上に形成した下部電極と前記画素電
極が絶縁膜を介して対向配置されてなる蓄積容量（Ｃｓ
）を接続した薄膜トランジスタマトリクスであって、 前記下部電極（Ｐ）が、加熱酸化またはプラズマ酸化し
て透光性導電膜（３）とした金属膜からなることを特徴
とする薄膜トランジスタマトリクス。 - （２）透明絶縁性基板（１）上に、加熱酸化法またはプ
ラズマ酸化法によって透光性となる金属からなる下層金
属膜（１３）と、その上層にＡｌ膜（４）を積層し、こ
の積層膜の不要部を除去して、前記ゲート電極（Ｇ）の
パターンと、該ゲート電極パターンより幅の狭い下部電
極パターンを形成し、次いで、前記Ａｌ膜に対するウェ
ットエッチング法を施し、上記下部電極パターン部のＡ
ｌ膜を除去して、下層金属膜のみからなる下部電極パタ
ーンと下層金属膜とＡｌ膜との積層膜からなるゲート電
極パターンを形成し、更に、加熱酸化法またはプラズマ
酸化法を施して、前記下層金属膜を酸化して、前記下部
電極部の下層金属膜を透光性導電膜（３）とする工程を
含むことを特徴とする薄膜トランジスタマトリクスの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23933289A JP2870043B2 (ja) | 1989-09-14 | 1989-09-14 | 薄膜トランジスタマトリクス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23933289A JP2870043B2 (ja) | 1989-09-14 | 1989-09-14 | 薄膜トランジスタマトリクス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101715A true JPH03101715A (ja) | 1991-04-26 |
| JP2870043B2 JP2870043B2 (ja) | 1999-03-10 |
Family
ID=17043154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23933289A Expired - Fee Related JP2870043B2 (ja) | 1989-09-14 | 1989-09-14 | 薄膜トランジスタマトリクス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870043B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262406B1 (ko) * | 1997-06-27 | 2000-08-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| KR100265751B1 (ko) * | 1992-09-07 | 2000-09-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| KR100267981B1 (ko) * | 1997-07-25 | 2000-10-16 | 구자홍 | 액정표시장치제조방법 |
-
1989
- 1989-09-14 JP JP23933289A patent/JP2870043B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265751B1 (ko) * | 1992-09-07 | 2000-09-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| KR100262406B1 (ko) * | 1997-06-27 | 2000-08-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| KR100267981B1 (ko) * | 1997-07-25 | 2000-10-16 | 구자홍 | 액정표시장치제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870043B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364949B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US6788355B1 (en) | Active matrix LCD panel | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| US20150287833A1 (en) | Semiconductor device, display device, and method for manufacturing semiconductor device and display device | |
| KR101960371B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP3916349B2 (ja) | 液晶表示装置 | |
| JPH01123475A (ja) | 液晶表示装置 | |
| KR20110071641A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH03101715A (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPS62286271A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH0267523A (ja) | 液晶表示装置 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH04111323A (ja) | 薄膜トランジスタの製造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH0815726A (ja) | 液晶表示基板およびその製造方法 | |
| JP2666375B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JPH03217027A (ja) | 複数の半導体層を持つ薄膜トランジスタ | |
| JPS6281064A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |