JPH0298163A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0298163A JPH0298163A JP1156634A JP15663489A JPH0298163A JP H0298163 A JPH0298163 A JP H0298163A JP 1156634 A JP1156634 A JP 1156634A JP 15663489 A JP15663489 A JP 15663489A JP H0298163 A JPH0298163 A JP H0298163A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cap
- sealing
- sealing layer
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000007789 sealing Methods 0.000 claims abstract description 63
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 100
- 239000011521 glass Substances 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 2
- 230000009977 dual effect Effects 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 6
- 239000005394 sealing glass Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- UIIMBOGNXHQVGW-UHFFFAOYSA-M Sodium bicarbonate Chemical compound [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000030 sodium bicarbonate Inorganic materials 0.000 description 1
- 235000017557 sodium bicarbonate Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、パッケージの底構造部が、セラミック底、底
に隣接する底密封層、底密封層を通過する底キャビティ
内で底に取付けられた半導体ダイス、底の反対側の底密
封層に隣接して、底の外側境界を越で延びる複数の電気
導体、およびダイスに導体を電気的に接続する手段を有
し、パッケージのキャップ構造部が、前記パッケージの
底構造部に密封されていて、前記キャップ構造部が、セ
ラミック キャップと、キャップに隣接するキャップ密
封層と、キャップ密封層を通過するキャップ キャビテ
ィとを有する半導体装置を製造方法で、（ａ）構造部を
密封層と導体とに沿って接触させることにより一緒に溶
融し、構造部を加熱して、密封層の材料が容易に流れる
のに充分な温度であるが、底、ダイス、導体および接続
手段を著しく溶融したり軟化させたりするに充分でない
温度とするステップと、（ｂｌでき上った構造部を冷却
して、密封層を単一層に硬化させる゛に充分な低温にし
て、その単一層から導体が突出するようにするステップ
とからなる方法に関するものである。
に隣接する底密封層、底密封層を通過する底キャビティ
内で底に取付けられた半導体ダイス、底の反対側の底密
封層に隣接して、底の外側境界を越で延びる複数の電気
導体、およびダイスに導体を電気的に接続する手段を有
し、パッケージのキャップ構造部が、前記パッケージの
底構造部に密封されていて、前記キャップ構造部が、セ
ラミック キャップと、キャップに隣接するキャップ密
封層と、キャップ密封層を通過するキャップ キャビテ
ィとを有する半導体装置を製造方法で、（ａ）構造部を
密封層と導体とに沿って接触させることにより一緒に溶
融し、構造部を加熱して、密封層の材料が容易に流れる
のに充分な温度であるが、底、ダイス、導体および接続
手段を著しく溶融したり軟化させたりするに充分でない
温度とするステップと、（ｂｌでき上った構造部を冷却
して、密封層を単一層に硬化させる゛に充分な低温にし
て、その単一層から導体が突出するようにするステップ
とからなる方法に関するものである。
半導体ダイスは、セラミック パッケージ内に密封され
て、ダイスを外界における腐食性素子、主として湿気か
ら保護されている。図１ａおよびｉｂは、半導体装置用
二重イン ライン セラミック パッケージの底構造部
１０が、通常の密封技術により、パッケージのキャップ
構造部１２に如何にして密封されているかを示している
。構造部ｌＯおよび１２は、図１ａに示されるように、
初めには分離されている。
て、ダイスを外界における腐食性素子、主として湿気か
ら保護されている。図１ａおよびｉｂは、半導体装置用
二重イン ライン セラミック パッケージの底構造部
１０が、通常の密封技術により、パッケージのキャップ
構造部１２に如何にして密封されているかを示している
。構造部ｌＯおよび１２は、図１ａに示されるように、
初めには分離されている。
底構造部１０は、平らな下表面を持つ方形セラミック底
１４で作られている。電気的絶縁底密封層Ｉ６は、底Ｉ
４の上表面に載っている。方角底キャビティは密封層１
６を通過して、途中まで底１４内に延びている。図１ａ
には示されていないが、Ｎ１６の内部側方境界は、キャ
ビティに沿って、底１４の内壁から少し戻るように凹ま
されている。半導体集積回路ダイス１８はペース キャ
ビティ内で底１４に取付けられている。
１４で作られている。電気的絶縁底密封層Ｉ６は、底Ｉ
４の上表面に載っている。方角底キャビティは密封層１
６を通過して、途中まで底１４内に延びている。図１ａ
には示されていないが、Ｎ１６の内部側方境界は、キャ
ビティに沿って、底１４の内壁から少し戻るように凹ま
されている。半導体集積回路ダイス１８はペース キャ
ビティ内で底１４に取付けられている。
デジタル パターンに配置された、電気導体のグループ
２０は、その上表面に沿って密封層１６の中に部分的に
沈められている。各導体２０は、底１４と層１６との外
側境界を越えて延びている。
２０は、その上表面に沿って密封層１６の中に部分的に
沈められている。各導体２０は、底１４と層１６との外
側境界を越えて延びている。
導体２０は、層１６の２つの長い外側に沿って対称的に
下方に曲げられる。密封作業のこの点において、導体２
０の外端は、図示されていない導体枠に通常接続される
。電気的接合ワイヤ２２の対応するグループは、それぞ
れ導体２０を接続して、ダイス１８のパッドに接合する
。
下方に曲げられる。密封作業のこの点において、導体２
０の外端は、図示されていない導体枠に通常接続される
。電気的接合ワイヤ２２の対応するグループは、それぞ
れ導体２０を接続して、ダイス１８のパッドに接合する
。
キャップ構造部１２は、平らな上表面を持つ方形セラミ
ック キャップ２４の上に心出しされる。
ック キャップ２４の上に心出しされる。
キャップ２４は、底１４とほぼ同じ長さおよび幅を持っ
ている。電気的絶縁密封層２６は、キャップ２４の下表
面に載っている。方形キャップ キャビティは、キャッ
プ密封層２６を通過し、途中でキャップ２４内に延びて
いる。キャップ キャビティは、底キャビティより幾分
側方寸法が大きいが、直立方向では、ペース キャビテ
ィに並んでいて、２つのキャビティは、パッケージが密
封されると、合成したダイス キャビティを形成する。
ている。電気的絶縁密封層２６は、キャップ２４の下表
面に載っている。方形キャップ キャビティは、キャッ
プ密封層２６を通過し、途中でキャップ２４内に延びて
いる。キャップ キャビティは、底キャビティより幾分
側方寸法が大きいが、直立方向では、ペース キャビテ
ィに並んでいて、２つのキャビティは、パッケージが密
封されると、合成したダイス キャビティを形成する。
成分１４および１６に関しては、同様に図１ａに示され
ていないが、層２６の内側境界が、キャップ キャビテ
ィに沿ってキャップ２４の内壁から少しもどって凹まさ
れている。
ていないが、層２６の内側境界が、キャップ キャビテ
ィに沿ってキャップ２４の内壁から少しもどって凹まさ
れている。
密封層１６および２６は、軟化点が比較的低いガラスで
できている。軟化点は、密封ガラスが容易に流れ始める
温度に近い。特に、密封ガラスは、何れの成分１４．１
８．２０．２２および２４が溶け、または軟化始める温
度より著しく低い温度で軟化する。
できている。軟化点は、密封ガラスが容易に流れ始める
温度に近い。特に、密封ガラスは、何れの成分１４．１
８．２０．２２および２４が溶け、または軟化始める温
度より著しく低い温度で軟化する。
構造部１０および１２を一緒に密封するためには、それ
らは図１ａに示されるように先ず一緒にされ（但し、底
構造部１０は通常は上方に）、密封層１６および２６と
、導体２０とに沿って接触させられる。構造部１０およ
び１２は、そのとき適当な温度に加熱されて、密封ガラ
スが流れるようにされるが、他の装置成分を著しく溶か
したり、軟化させるには至らないようにする。
らは図１ａに示されるように先ず一緒にされ（但し、底
構造部１０は通常は上方に）、密封層１６および２６と
、導体２０とに沿って接触させられる。構造部１０およ
び１２は、そのとき適当な温度に加熱されて、密封ガラ
スが流れるようにされるが、他の装置成分を著しく溶か
したり、軟化させるには至らないようにする。
構造部１０および１２は、これにより層１６および２６
と、導体２０とに沿って一緒に溶融する。
と、導体２０とに沿って一緒に溶融する。
最終ステップは、でき上った構造部を室温まで下げるよ
うに冷却することである。密封層１６および２６は硬化
して、単一のガラス層２８になる。
うに冷却することである。密封層１６および２６は硬化
して、単一のガラス層２８になる。
導線２０は、図１ｂに示されるように層２８から突出す
る。図１ｂ中のダッシュを付けた。ｖｉ１３０は、密封
インターフェースを示し、こ＼で１）６と２６とが互い
に出会っている。
る。図１ｂ中のダッシュを付けた。ｖｉ１３０は、密封
インターフェースを示し、こ＼で１）６と２６とが互い
に出会っている。
前記の処理についての１つの困難は、空気泡（またはポ
ケット）が、しばしば、密封作業の間に、インターフェ
ース３０に沿って、ガラス層２８中に生じる。空気泡は
、導体２０の間の領域に起こる。隣接する導体２０の間
の最大の領域は、それぞれ、［２８の短かい外側と、ダ
イス キャビティの最も近い境界との間にある２つの方
形端区間に生じる。結局、最大の泡は端区間に生じる。
ケット）が、しばしば、密封作業の間に、インターフェ
ース３０に沿って、ガラス層２８中に生じる。空気泡は
、導体２０の間の領域に起こる。隣接する導体２０の間
の最大の領域は、それぞれ、［２８の短かい外側と、ダ
イス キャビティの最も近い境界との間にある２つの方
形端区間に生じる。結局、最大の泡は端区間に生じる。
図１ａにおける領域３２は、大きい空気ポケットに対す
る典型的の場所を示している。
る典型的の場所を示している。
空気泡は、パフケージの機械的強度を減らし、処理、は
め込み、および熱的サイクルの間に、密封ガラス２８の
中にクランクが生じ易くする。図１ｂにおける項３４は
、図１ａ中の領域３２に形成された空気泡に起因する典
型的なりラックに対する位置を示す。クラックは漏れを
起すようになる・・・すなわち、ダイス キャビティか
らパンケージの外側へのチャンネルとなる。密封の欠損
の結果として、湿気がパッケージに入り、結局は装置の
故障を生じる。
め込み、および熱的サイクルの間に、密封ガラス２８の
中にクランクが生じ易くする。図１ｂにおける項３４は
、図１ａ中の領域３２に形成された空気泡に起因する典
型的なりラックに対する位置を示す。クラックは漏れを
起すようになる・・・すなわち、ダイス キャビティか
らパンケージの外側へのチャンネルとなる。密封の欠損
の結果として、湿気がパッケージに入り、結局は装置の
故障を生じる。
日本特許公報（公開） ５３ ３９８５９．５ｕｄｕ。
は、キャップ密封層２６を生じることによる漏れの問題
を調べて、その層が、最大空気ポケットの生じる領域に
おいて厚くすることにしている。
を調べて、その層が、最大空気ポケットの生じる領域に
おいて厚くすることにしている。
しかしながら、５ｕｄｕｏの調査は、２つの選択できる
様相の一方において不都合である。若し層２６が最大空
気ポケットに対する位置における正規の厚さのものであ
るが、残りの領域において正規のものより薄ければ、密
封の完全性が、薄い領域において著しく減少する。逆に
若し層２６が、最大の泡に対する位置において正規のも
のより厚く、外に正規の厚さの層があれば、幾らか製造
時間を足す必要がある。
様相の一方において不都合である。若し層２６が最大空
気ポケットに対する位置における正規の厚さのものであ
るが、残りの領域において正規のものより薄ければ、密
封の完全性が、薄い領域において著しく減少する。逆に
若し層２６が、最大の泡に対する位置において正規のも
のより厚く、外に正規の厚さの層があれば、幾らか製造
時間を足す必要がある。
本発明は、泡発生を著しく減少させる。これにより、パ
ッケージは、上述の先行する基本密封技術におけるより
も著しく良好に、環境により生じるストレスに耐えるこ
とができる０本発明は、５ｕｄｕ。
ッケージは、上述の先行する基本密封技術におけるより
も著しく良好に、環境により生じるストレスに耐えるこ
とができる０本発明は、５ｕｄｕ。
の何れかの欠点を生じさせることなく、漏れの問題を解
決する。
決する。
本発明によれば、密封層の特定されたものに、特定され
た層の外側境界に沿って位置させられて、なるべくはそ
の層を通ってキャビティから間隔を置いて配置された内
部位置に、内部側方に延びる、１つまたはそれ以上の排
気スロットが設けられる。
た層の外側境界に沿って位置させられて、なるべくはそ
の層を通ってキャビティから間隔を置いて配置された内
部位置に、内部側方に延びる、１つまたはそれ以上の排
気スロットが設けられる。
各排気スロットは、少なくとも途中で、特定された層の
厚さを通過する。都合のよい例では、特定された層がキ
ャップ密封層である。各スロットは、最大の幅が特定さ
れた層の外側境界に沿っているくさびとして作られるこ
とが最適である。
厚さを通過する。都合のよい例では、特定された層がキ
ャップ密封層である。各スロットは、最大の幅が特定さ
れた層の外側境界に沿っているくさびとして作られるこ
とが最適である。
前述のやり方で作られた特定された層により、底および
キャップ構造部は、密封層と導体とに沿って一緒に溶隔
される。このことは、２つの構造部を適当に接触させ、
それらを加熱して、密封層の材料が容易に流れさせられ
るが、他の装置酸を著しく溶かすか、または軟化させる
には不充分な温度とすることにより行われる。排気スロ
ットは、溶融ステップの間、空気が逃げられるようにす
る。
キャップ構造部は、密封層と導体とに沿って一緒に溶隔
される。このことは、２つの構造部を適当に接触させ、
それらを加熱して、密封層の材料が容易に流れさせられ
るが、他の装置酸を著しく溶かすか、または軟化させる
には不充分な温度とすることにより行われる。排気スロ
ットは、溶融ステップの間、空気が逃げられるようにす
る。
このことは、密封インターフェースに沿って泡の生じる
ことを著しく妨げる。密封材料は熔融ステップの間、液
状となるので、構造部が一緒に溶融されると共に、排気
スロットは平たくなり、消失する。密封作業は、装置を
冷却して、導体が突出する単一層になるように密封層を
硬化させるに充分な温度とすることにより完了させられ
る。
ことを著しく妨げる。密封材料は熔融ステップの間、液
状となるので、構造部が一緒に溶融されると共に、排気
スロットは平たくなり、消失する。密封作業は、装置を
冷却して、導体が突出する単一層になるように密封層を
硬化させるに充分な温度とすることにより完了させられ
る。
以下、本発明をその実施例について図面により説明する
。
。
同じ参照番号は、実施例の図面および説明において、同
じまたは類似の項を表わすために使用されている。
じまたは類似の項を表わすために使用されている。
図２３および２ｂは、半導体装置に対する二重イン・ラ
イン セラミック パッケージの底構造部１０を、パッ
ケージのキャップ構部に密封するときに、排気スロット
３６のグループが如何に使用されているかの例を示して
いる。
イン セラミック パッケージの底構造部１０を、パッ
ケージのキャップ構部に密封するときに、排気スロット
３６のグループが如何に使用されているかの例を示して
いる。
図２ａは、スロット３６が作られた後であるが、構造部
１０および１２が一緒に溶融される前の状態を示してい
る。
１０および１２が一緒に溶融される前の状態を示してい
る。
排気スロット３６を除いては、図２ａ中の底構造部１０
は、セラミック底１４、底密封層１６、半導体ダイス１
８、電気導体２８および接合ワイヤ２２からなり、それ
らは上述および図１ａに示されたと同じに構成され配置
されているが、図２ａにおけるキャップ構造部１２はセ
ラミック キャップ２４と、キャップ密封層２６とから
なり、それらは上述および図１ａに示されたように構成
され、配置されている。密封層１６および２６は再びガ
ラスと共に形成されるが、このガラスは、他の何れの成
分も溶け、または軟化し始める温度より著しく低い温度
において軟化する。図２ａにおける底およびキャップ
キャビティは、図１ａにおける寸法と同じである。
は、セラミック底１４、底密封層１６、半導体ダイス１
８、電気導体２８および接合ワイヤ２２からなり、それ
らは上述および図１ａに示されたと同じに構成され配置
されているが、図２ａにおけるキャップ構造部１２はセ
ラミック キャップ２４と、キャップ密封層２６とから
なり、それらは上述および図１ａに示されたように構成
され、配置されている。密封層１６および２６は再びガ
ラスと共に形成されるが、このガラスは、他の何れの成
分も溶け、または軟化し始める温度より著しく低い温度
において軟化する。図２ａにおける底およびキャップ
キャビティは、図１ａにおける寸法と同じである。
排気スロット３６は、密封層１６および２６の中の特定
のものに設けられている。本例においては、特定された
層はＮ２６（キャップ構造部１２の中）である。導体２
０のパターンは、スロット３６が何処におかれるかを制
限しないので、これは都合のよい場合である。
のものに設けられている。本例においては、特定された
層はＮ２６（キャップ構造部１２の中）である。導体２
０のパターンは、スロット３６が何処におかれるかを制
限しないので、これは都合のよい場合である。
各排気スロット３６は、キャップ密封層２６の外側境界
に沿って配置され、キャップ キャビティから間隔を置
いて配置された内部位置に向って側部内方に延びている
。特に、スロット３６は、最大空気泡が先行技術の二重
イン・ライン セラミック パッケージの密封がガラス
中に生じ易い両端区間の外側境界に沿って配置されてい
る。少なくとも１つのスロット３６は、１ｉ２６の短か
い各外側に沿っであると都合がよい。
に沿って配置され、キャップ キャビティから間隔を置
いて配置された内部位置に向って側部内方に延びている
。特に、スロット３６は、最大空気泡が先行技術の二重
イン・ライン セラミック パッケージの密封がガラス
中に生じ易い両端区間の外側境界に沿って配置されてい
る。少なくとも１つのスロット３６は、１ｉ２６の短か
い各外側に沿っであると都合がよい。
スロット３６は、図２３に示された例においては、途中
で層２６を通って延びている。しかしながら、Ｎ２６の
厚さに従って、スロット３６は全部を通過してもよい。
で層２６を通って延びている。しかしながら、Ｎ２６の
厚さに従って、スロット３６は全部を通過してもよい。
各スロット３６は、層２６の外側境界に沿って最大の幅
を持つくさびの形に作られると都合がよい。
を持つくさびの形に作られると都合がよい。
そのように作られたスロット３６を持っていて、構造部
ｌＯおよび１２は、それらを図２３に示されるように一
緒に並べ（底構造部１０の上に）、密封層１６および２
６と導体２０とに沿って接触させ、それからパッケージ
を加熱して、密封ガラスが流れるようにするが、装置の
他の成分が著しく溶けたり軟化しない温度にすることに
より、緒に溶融される。溶融ステップは、通常のコンベ
ア・ベルト配列機構を使用して炉内で行われる。
ｌＯおよび１２は、それらを図２３に示されるように一
緒に並べ（底構造部１０の上に）、密封層１６および２
６と導体２０とに沿って接触させ、それからパッケージ
を加熱して、密封ガラスが流れるようにするが、装置の
他の成分が著しく溶けたり軟化しない温度にすることに
より、緒に溶融される。溶融ステップは、通常のコンベ
ア・ベルト配列機構を使用して炉内で行われる。
溶融処理の間に、ステップ３６は、先行の基本技術によ
って密封されたセラミック パッケージにおいて空気ポ
ケットが生じた密封インター フェース３０に沿う領域
から空気が逃げられるようにする。このことは、泡の形
成の量を著しく減少させる。大きい泡は、パッケージの
端区間におけるインターフェース３０に沿って作られな
い。層１６と２６とが一緒になるので、ガラスの液状の
性質は、スロット３６が平たくなって、消失できるよう
にする。スロット３６に使用されたくさび形状は、密封
ガラスが内側から外側ガラス境界へ動くようにさせるこ
とにより、平たくなるのを容易にしている。
って密封されたセラミック パッケージにおいて空気ポ
ケットが生じた密封インター フェース３０に沿う領域
から空気が逃げられるようにする。このことは、泡の形
成の量を著しく減少させる。大きい泡は、パッケージの
端区間におけるインターフェース３０に沿って作られな
い。層１６と２６とが一緒になるので、ガラスの液状の
性質は、スロット３６が平たくなって、消失できるよう
にする。スロット３６に使用されたくさび形状は、密封
ガラスが内側から外側ガラス境界へ動くようにさせるこ
とにより、平たくなるのを容易にしている。
次に、パッケージは炉から取除かれ、密封を完了するよ
うに室温にまで冷却ささる。層１６および２６は、再び
硬化して図２ｂに示されるように単一ガラス層２８とな
る。排気スロット３６を使用すことと、大きい空気泡を
続いて無くすことにより、クラッテ（図１ｂに項３４に
より示されているようなもの）は、続く処理、つめ込み
および熱サイクルの間にガラス層２８には殆ど生じない
。
うに室温にまで冷却ささる。層１６および２６は、再び
硬化して図２ｂに示されるように単一ガラス層２８とな
る。排気スロット３６を使用すことと、大きい空気泡を
続いて無くすことにより、クラッテ（図１ｂに項３４に
より示されているようなもの）は、続く処理、つめ込み
および熱サイクルの間にガラス層２８には殆ど生じない
。
都合のよい実施形態において、底１４およびキャップ２
４を作るのに使用されたセラミックは、はＮ’ ９０％
アルミナである。底１４の厚さは約２Ｕである。底キャ
ビティは、ウェファの寸法に従って底１４の中へ約０．
５能入り込む。キャップ２４の厚さは約１．５ ＋＋ｎ
である。キャップ キャビティは、キャップ２４の中へ
約０．５ ｗ入り込む。
４を作るのに使用されたセラミックは、はＮ’ ９０％
アルミナである。底１４の厚さは約２Ｕである。底キャ
ビティは、ウェファの寸法に従って底１４の中へ約０．
５能入り込む。キャップ２４の厚さは約１．５ ＋＋ｎ
である。キャップ キャビティは、キャップ２４の中へ
約０．５ ｗ入り込む。
導体２４は合金２４ （４０−４３％ニッケルおよび残
り鉄）で作られ、厚さは２５０μｍである。
り鉄）で作られ、厚さは２５０μｍである。
層１６および２６はイワキＴ１８７ガラス（５５−６０
％酸化鉛および１５−２０％酸化錫を含む）からなる。
％酸化鉛および１５−２０％酸化錫を含む）からなる。
Ｔ１８７の軟化点は３４０−３４５℃である。構造部１
０および１２は、溶融ステップの間、約４４０℃に加熱
される。
０および１２は、溶融ステップの間、約４４０℃に加熱
される。
各密封層１６および２６は、幾つかの、典型的には４つ
の個別選択沈積ステップを使用するシルク・スクリーン
印刷処理により３００−５００μｍに作られると都合が
よい。図３ａ−３ｃは、如何にスロット３６が層２６中
に形成されるかを示している。始動点はキャップ２４で
、その中にはキャップ キャビティの始まりが既に存在
している。図３ａ参照。図３ａのキャップ２４の直立配
置は、図２ａに示されたものから反転されている。
の個別選択沈積ステップを使用するシルク・スクリーン
印刷処理により３００−５００μｍに作られると都合が
よい。図３ａ−３ｃは、如何にスロット３６が層２６中
に形成されるかを示している。始動点はキャップ２４で
、その中にはキャップ キャビティの始まりが既に存在
している。図３ａ参照。図３ａのキャップ２４の直立配
置は、図２ａに示されたものから反転されている。
キャップ キャビティに対する位置においてブロック材
料を持つシルク スクリーン（図示されていない）を使
用して、粉末にされたガラス、接着材および溶媒の液状
混合物は、キャップ２４の上に選択的に沈積されて、第
１の副層３８を形成する。図３ｂはこの点における構造
を示している。
料を持つシルク スクリーン（図示されていない）を使
用して、粉末にされたガラス、接着材および溶媒の液状
混合物は、キャップ２４の上に選択的に沈積されて、第
１の副層３８を形成する。図３ｂはこの点における構造
を示している。
沈積は通常２つまたは３つの選択・沈積ステップと、１
つの乾燥ステップとを持つ。
つの乾燥ステップとを持つ。
キャップ キャビティとスロット３６とに対する位置に
おいてブロック材領域を持つ他のシルクスクリーン（図
示されていない）を使用して、ガラス混合物の第２の副
層４０が、第１の副層３８の上に選択的に沈積される。
おいてブロック材領域を持つ他のシルクスクリーン（図
示されていない）を使用して、ガラス混合物の第２の副
層４０が、第１の副層３８の上に選択的に沈積される。
第２の沈積は通常１つまたは２つの沈積ステップと、１
つの乾燥ステップとを持っている。それから構造部は、
うわ薬をかけられて、副層３８および４０を密封層２６
に変換する。キャップ キャビティに沿ってキャップ２
４の内側壁から層２６の内部境界を凹ませて戻すことは
、図３０に図示されている。
つの乾燥ステップとを持っている。それから構造部は、
うわ薬をかけられて、副層３８および４０を密封層２６
に変換する。キャップ キャビティに沿ってキャップ２
４の内側壁から層２６の内部境界を凹ませて戻すことは
、図３０に図示されている。
はり同じ厚さの密封ガラスが、各選択沈積ステップにお
いて沈積される。結局、排気スロット３６の厚さ（また
は高さ）は、本例の層２６の厚さの半分より小さいか、
または等しい。１ｉ２６の外側境界に沿うスロット幅（
すなわち最大スロット幅）は約２重曹である。スロット
３６は側方に延びて層２６の中へ約４鶴入り込む。
いて沈積される。結局、排気スロット３６の厚さ（また
は高さ）は、本例の層２６の厚さの半分より小さいか、
または等しい。１ｉ２６の外側境界に沿うスロット幅（
すなわち最大スロット幅）は約２重曹である。スロット
３６は側方に延びて層２６の中へ約４鶴入り込む。
スロット３６に、くさび以外の形を使用してもよい。使
用されたスロットの数、およびそれらが形作られた方法
は、パッケージの形状による。例えば、図４は、大体一
定の幅の溝としてそれぞれ形作られた８つの排気スロッ
ト３６があるキャップ構造部１２の代案を示している。
用されたスロットの数、およびそれらが形作られた方法
は、パッケージの形状による。例えば、図４は、大体一
定の幅の溝としてそれぞれ形作られた８つの排気スロッ
ト３６があるキャップ構造部１２の代案を示している。
本発明は、特別な実施形態について記載されているが、
この記載は図示を目的とするものであって、以下の特許
請求の範囲に述べられた発明の範囲を限定するものでは
ない。例えば、本発明は二重イン・ライン型以外のパッ
ケージにも使用できる。排気スロットは、キャップ密封
層でなく、底冷却層内に設けられてもよい。さらに排気
スロットは、両層に設けられてもよい。
この記載は図示を目的とするものであって、以下の特許
請求の範囲に述べられた発明の範囲を限定するものでは
ない。例えば、本発明は二重イン・ライン型以外のパッ
ケージにも使用できる。排気スロットは、キャップ密封
層でなく、底冷却層内に設けられてもよい。さらに排気
スロットは、両層に設けられてもよい。
密封層はスクリーン印刷以外の技術により作られてもよ
い。層は低い融点または軟化点を持つプラスチックでで
きていてもよい。もし導体（必要ならば、接合ワイヤ）
に適当な電気絶縁を設けられていれば、密封層は、はん
だのような、導電材でできていてもよい。種々の変形お
よび応用は、本発明の範囲および精神を逸脱することな
く当業者により行われ得る。
い。層は低い融点または軟化点を持つプラスチックでで
きていてもよい。もし導体（必要ならば、接合ワイヤ）
に適当な電気絶縁を設けられていれば、密封層は、はん
だのような、導電材でできていてもよい。種々の変形お
よび応用は、本発明の範囲および精神を逸脱することな
く当業者により行われ得る。
図１ａおよびｌｂは、先行技術の密封作業の溶融ステッ
プの始めおよび終りにおけるセラミックパッケージの二
重イン・ライン半導体装置の斜視図であり、 図２ａおよび２ｂは、本発明による密封作業の溶融ステ
ップの始めおよび終りにおけるセラミック バフケージ
の二重イン・ライン半導体装置の斜視図であり、 図３ａ、３ｂおよび３ｃは、図２ａのキャップ構造部に
排気スロットを作るためのステップの都合のよいステッ
プを示す斜視図であり、図４は、本発明による排気スロ
ットを設けられたキャップ構造部の別の形の斜視図であ
る。 １０・・・底構造部、１２・・・−トヤソプ構造部、１
４・・・セラミック底、１６・・・密封層、１８・・・
ダイス、２０・・・導体、２２・・・ワイヤ、２４・・
・キャップ、２６・・・密封層、２８・・・ガラス層、
３０・・・インターフェース、３６・・・排気スロット
、３８・・・副層、４０・・・副層。
プの始めおよび終りにおけるセラミックパッケージの二
重イン・ライン半導体装置の斜視図であり、 図２ａおよび２ｂは、本発明による密封作業の溶融ステ
ップの始めおよび終りにおけるセラミック バフケージ
の二重イン・ライン半導体装置の斜視図であり、 図３ａ、３ｂおよび３ｃは、図２ａのキャップ構造部に
排気スロットを作るためのステップの都合のよいステッ
プを示す斜視図であり、図４は、本発明による排気スロ
ットを設けられたキャップ構造部の別の形の斜視図であ
る。 １０・・・底構造部、１２・・・−トヤソプ構造部、１
４・・・セラミック底、１６・・・密封層、１８・・・
ダイス、２０・・・導体、２２・・・ワイヤ、２４・・
・キャップ、２６・・・密封層、２８・・・ガラス層、
３０・・・インターフェース、３６・・・排気スロット
、３８・・・副層、４０・・・副層。
Claims (10)
- （１）パッケージの底構造部が、セラミック底、底に隣
接する底密封層、底密封層を通過する底キャビティ内で
底に取付けられた半導体ダイス、底の反対側の底密封層
に隣接して、底の外側境界を越えて延びる複数の電気導
体、およびダイスに導体を電気的に接続する手段を有し
、パッケージのキャップ構造部が、前記パッケージの底
構造部に密封されていて、前記キャップ構造部が、セラ
ミックキャップと、キャップに隣接するキャップ密封層
と、キャップ密封層を通過するキャップキャビティとを
有する半導体装置を製造する方法で、（ａ）構造部を密
封層と導体とに沿って接触させることにより一緒に溶融
し、構造部を加熱して、密封層の材料が容易に流れるの
に充分な温度であるが、底、ダイス、導体および接続手
段を著しく溶融したり軟化させたりするに充分でない温
度とするステップと、（ｂ）でき上った構造部を冷却し
、密封層を単一層に硬化させるに充分な温度にして、そ
の単一層から導体が突出するようにするステップとから
なる製造方法において、溶融ステップの前に、密封層の
特定のものに、特定の層の外側境界に沿って配置され、
側部内方に延びる少くとも１つの排気スロットを設け、
各スロットが少くとも途中で特定の層の厚さを通過する
ようにすることを特徴とする、半導体装置の製造方法。 - （２）特定の層がキャップ密封層であることを特徴とす
る、特許請求の範囲第（１）項記載の方法。 - （３）排気スロットを設けるステップは、（ａ）キャッ
プ上で、キャップキャビティの位置でない場所に、ガラ
ス含有物の第１の副層を選択的に沈積させるステップと
、（ｂ）第１の副層上で、キャップキャビティと各スロ
ットの位置でない場所に、ガラス含有物の第２の副層を
選択的に沈積させるステップとを含むことを特徴とする
、特許請求の範囲第（２）項記載の方法。 - （４）各スロットは側方にくさび状に形成され、その最
大の幅は特定の層の外側境界に沿っていることを特徴と
する、特許請求の範囲第（１）項記載の方法。 - （５）各スロットは特定の層内で、その層を通ってキャ
ビティから間隔を置いて配置された内部位置へ側方に延
びていることを特徴とする、特許請求の範囲第（１）項
記載の方法。 - （６）特定の層はキャップ密封層であることを特徴とす
る、特許請求の範囲第（１）項記載の方法。 - （７）各密封層が環状の方形であって、１対の向合った
長い外側部と、１対の向合った短かい外側部とを持ち、
導体はその長い外側部に沿って底密封層の外側境界を越
えて延び、各密封層は、短かい外側部の間に延びる密封
層の部分により形成された１対の方形端区間と、密封層
を通るキャビティの最も近い対応する境界とを持ってい
て、少なくとも１つの排気スロットが、特定の層の各端
区間の外側境界に沿って位置させられていることを特徴
とする、特許請求の範囲第（１）項記載の方法。 - （８）少なくとも１つの排気スロットが、特定の層の短
かい外側部の各々に沿って位置させられていることを特
徴とする、特許請求の範囲第（７）項記載の方法。 - （９）各スロットがほぼくさび状に形成され、その最大
幅が、特定の層の外側境界に沿っていることを特徴とす
る、特許請求の範囲第（７）項記載の方法。 - （１０）各スロットが、特定の層内で、層を通ってキャ
ビティから間隔を置いて離された内部位置へ側方に延び
ていることを特徴とする、特許請求の範囲第（９）項記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21005188A | 1988-06-22 | 1988-06-22 | |
| US210051 | 1988-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0298163A true JPH0298163A (ja) | 1990-04-10 |
| JP2557982B2 JP2557982B2 (ja) | 1996-11-27 |
Family
ID=22781405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1156634A Expired - Fee Related JP2557982B2 (ja) | 1988-06-22 | 1989-06-19 | 半導体デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0347991A3 (ja) |
| JP (1) | JP2557982B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6773964B2 (en) * | 2002-09-30 | 2004-08-10 | Koninklijke Philips Electronics N.V. | Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same |
| CN108615715A (zh) * | 2018-07-11 | 2018-10-02 | 日月光半导体（昆山）有限公司 | 半导体封装件及其使用的导线框架条 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5339859A (en) * | 1976-09-24 | 1978-04-12 | Hitachi Ltd | Package |
| JPS5932156A (ja) * | 1982-08-16 | 1984-02-21 | Hitachi Ltd | 半導体装置のキヤツプ取付構造 |
| JPS59124146A (ja) * | 1982-12-29 | 1984-07-18 | Nec Corp | 硝子封止半導体装置の製造方法 |
| JPS60117644A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-06-16 EP EP89201581A patent/EP0347991A3/en not_active Ceased
- 1989-06-19 JP JP1156634A patent/JP2557982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2557982B2 (ja) | 1996-11-27 |
| EP0347991A2 (en) | 1989-12-27 |
| EP0347991A3 (en) | 1990-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH041503B2 (ja) | ||
| US3512254A (en) | Method of making an electrical device | |
| JPH03503342A (ja) | 半導体装置パッケージ及びその製造方法 | |
| US3335336A (en) | Glass sealed ceramic housings for semiconductor devices | |
| US5059558A (en) | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages | |
| JPH0298163A (ja) | 半導体装置の製造方法 | |
| JPS6159862A (ja) | 半導体装置 | |
| JPH0447461B2 (ja) | ||
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| JPH09293799A (ja) | 半導体集積回路パッケージ及びその製造方法 | |
| JP2818506B2 (ja) | 電子部品収納用パッケージの製造方法 | |
| JPS63178548A (ja) | 電子部品用パツケ−ジとその製造方法 | |
| JPH0332048A (ja) | 半導体装置 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JPS5949695B2 (ja) | ガラス封止半導体装置の製法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60123044A (ja) | 半導体装置 | |
| JPH0415942A (ja) | 半導体装置 | |
| JP3037234B2 (ja) | 半導体装置の製造方法 | |
| US5237206A (en) | Low-melting point glass sealed semiconductor device and method of manufacturing the same | |
| KR20220062891A (ko) | 인쇄 회로 기판 및 그 인쇄 회로 기판의 제조 방법 | |
| KR970000973Y1 (ko) | 반도체장치 | |
| JPS61214544A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |