JPH0297025A - 半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路装置及びその製造方法に関し
、詳細にはパフシベーシシン膜のストレスを緩和した半
導体集積回路装置及びその製造方法に関するものである
。

（従来の技術） 通常、半導体集積回路装置の製造方法では、その最終工
程で、半導体表面の特性の安定化、不活性化を実現すべ
くバンシベーション膜を形成している。このパフシベー
シタン膜として、従来から化学的気相成長法（以下、Ｃ
ＶＤ法と称す。）によりリン珪酸ガラス膜（以下、ＰＳ
Ｇ膜と称す。）などが広く使用されているが、ＣＶＤ技
術の改良によってＰＳＧ膜より硬く、耐湿性の優れた窒
化珪素膜（以下、Ｓ＋３Ｎａ膜と称す。）も多用される
ようになってきた。しかし、この５ＩＪａ膜は、文献：
日経マイクロデバイス、１９８６年１２月号。

９２頁〜９７頁に記載されているように、ＡＩ配線の断
線やボイド（欠損）の原因となるストレスを引起こすこ
とが知られている。このストレスの発生原因については
、未だ充分に解析されていないが、ある説によればＳｉ
３Ｎｍ膜とＡＩの熱膨張率の差と考えられ、又、他の説
ではプラズマ５ｉｓＮ４膜の応力とへｌ自身の内部応力
によるものと考えられる。

次に、上記文献に開示されたＡＩ配線の断線やボイドの
現象、所謂ストレスマイグレーションを防止する構造を
第３図により説明する。第３図において、例えばシリコ
ン基板のような半導体基板１には素子を形成する拡散層
２が形成され、又、半導体基板１上にシリコン酸化膜３
が熱酸化により形成されている。拡散層２やシリコン酸
化膜３上にはＡ／配線膜４が形成されている。このＡＩ
配線膜４は、各素子から電気信号を取出したり、各素子
間を電気的に接続するものであり、膜厚ｌ〜１．５μ程
度に形成されている。このＡＩ配線膜４を形成した全面
上に膜厚５００　人〜１０００人程度の比較的に軟らか
いＰＳＧ膜５が、さらにその上に膜厚０．５〜１．Ｏｒ
ａ程度の比較的に硬い５ｉ３Ｎａ膜６が形成されている
。

上記のように、５ｉＪｎ膜６の応力を比較的に軟らかい
ＰＳＧ膜５で緩和させてＡＩ配線膜４に外部応力がなる
べくかからないようにした積層構造にすることにより、
ストレスマイグレーションの発生を防止している。

（発明が解決しようとする課題） しかしながら、以上述べたように配線パターンの一層の
微細化がより一層進むとストレス効果がより強く表われ
るようになり、ＡＩ配線膜の断線やボイドの課題が再浮
上するために、ＳｉＪ＜膜６の応力をさらに緩和すべく
　ＰＳＧ膜５を厚（する対策がとられてきた。しかし、
このＰＳＧ膜５をよリー層厚くするとストレスマイグレ
ーションの発生を防止できるものの、クランクが発生し
易い現象が生じ、ＡＩ配線膜４の断線やパッシベーショ
ンの役割を果せなくなるなどの課題があった。このクラ
ンクの発生は、Ｓｔ　Ｊ４膜単体では起きにくく、ＰＳ
Ｇ膜を導入したためと考えられる。又、その原因は、成
膜後に圧縮応力にある５ｉｓＮａ膜と引張応力にあるＰ
ＳＧ膜を、その後に熱処理すると、両者の熱膨張係数の
差（Ｓｉ３Ｎ４膜の熱膨張係数３ＸＩＯ−’／’Ｃ，Ｐ
ＳＧ膜の熱膨張係数０．９ｘｌＯ”／ｌ）により新たな
熱歪の応力分布が生じるためと考えられる。

本発明は、以上述べた微細化に伴なう配線金属膜のボイ
ドや断線等のストレスマイグレーションやクラックの発
生の課題を除去し、信頼性の優れた半導体集積回路装置
及びその製造方法を提供することを目的とする。

（課題を解決するための手段） 本発明の半導体集積回路装置及びその製造方法は、配線
金属膜と直接、接する部分のみの少なくとも上面にＰＳ
Ｇ膜を形成し、その後、Ｓｉ３Ｎｍのバンシベーション
膜で覆うようにした。

（作　用） 本発明による半導体集積回路装置及びその製造方法は、
ＰＳＧ膜による応力緩和作用と、Ｓｉ３Ｎ４膜のみによ
る耐クラツク性の両者の長所をとり入れることによりス
トレスマイグレーションとクラックの発生を防止するよ
うにした。

（実施例） 以下、本発明の実施例を図面に基づいて説明する。第１
図は本発明の一実施例による半導体集積回路装置の工程
図であり、第３図と同一部分には同符号を付しである。

まず、第１図（ａｌに示すように、半導体基板ｌに形成
された拡散層２上のシリコン酸化膜３部分を公知のホト
リソグラフィ技術により除去してコンタクト窓２０を形
成する。

次に、第１図化）に示すように、シリコン酸化膜３を含
む全面上にスパッタ法などにより配線金属用のＡＩ配線
膜４を厚さ１μ程度に被着させ、次いで、常圧のＣＶＤ
法により膜厚２０００人〜５０００人程度の第１のＰＳ
Ｇ膜５１を全面に形成する。

次に、第１図（Ｃ１に示すように、通常のホトリソグラ
フィ技術を用いて配線用のレジストパターン１０を第１
のＰＳＧ膜５膜上１上成後、レジストパターンｌＯをマ
スクにして第１のＰＳＧ膜５１をウェットエツチング又
はドライエツチングして選択的に除去し、続いてＡＩ配
線膜４をリン酸系のウェットエツチング又はｆ３ｃｌ、
系のガスを用いたドライエツチングにより選択的に除去
して配線パターンを形成する。

次に、第１図ｆｄｌに示すように、上記レジストパター
ン１０を除去し、拡散層２とＡＩ配線膜４とのオーミッ
クコンタクトをとるためのシンタリングを行なった後、
再度、常圧のＣＶＤ法により膜厚２０００人〜５０００
人程度の第２のＰＳＧ膜５２をシリコン酸化膜３側の全
面に、形成する。

次に、第１図！ｉｌ＋に示すように、ドライエツチング
法により第２のＰＳＧ膜５２のエッチバックを行ない、
Ａｆ配線膜４の側壁部のみに第２のＰＳＧ膜５２を残存
させる０次に、プラズマＣＶＤ法によりシリコン酸化膜
３側全面に膜厚１μ程度の５ＩＪａ膜６を形成して半導
体集積回路装置を完成させる。

第２図は本発明の他の実施例による半導体集積回路装置
の最終工程図である。第１図において、第１図＋ｄｉの
工程を省けば第２図に示した半導体集積回路装置を得る
ことができる０本実施例では、ＰＳＧ膜としてＰＳＧ膜
５１のみがＡＩ配線膜４の上面のみを覆っている。

本実施例では、第１の実施例に比較して応力緩和は劣る
もののストレスマイグレーションの発生を防止でき、し
かも工程が簡略化される。

上記各実施例において、５ｉｓＮａ膜６をプラズマＣＶ
Ｄ法で形成するため、プラズマにより活性化されたガス
がウェハ上で直接反応して膜を形成することから、シリ
コン酸化膜３に対してより密着性が良くなり、しかも５
ｉｓＮ４膜６とシリコン酸化膜３との熱膨張係数の差が
ほとんどないために成膜後の熱処理を行なっても熱歪に
よりクランクが発生しない、又、ＡＩ配線膜４と５ｉｓ
Ｎａ膜６との間にＰＳＧ膜５１又は５１．５２を設けて
いるのでストレスマイグレーションの発生を防止できる
。

（発明の効果） 以上、詳細に説明したように本発明によれば配線金属膜
と直接、接する部分のみの少なくとも上面にＰＳＧ膜を
形成するようにしたので、配線金属膜に対してはＰＳＧ
膜で応力を緩和してストレスマイグレーションの発生を
防止し、しかも配線金属膜以外の部分ではＰ　Ｓ　、Ｇ
膜を用いない従来構造にしであるので熱歪等によるクラ
ンクの発生を防止でき、信頬性の向上が期待出来るので
ある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体集積回路装置の
工程図、第２図は本発明の他の実施例による半導体集積
回路装置の最終工程図、第３図は従来例の半導体集積回
路装置の最終工程図である。 １・・・半導体基板、２・・・拡散層、２０・・・コン
タクト窓、３・・・シリコン酸化膜、４・・・ＡＺ＆！
線膜、５１・・・第１のＰＳＧ膜、５２・・・第２のＰ
ＳＧ膜、６・・・５ｉＪａ膜。 ２、拡散層 他の実施例による半導体集積回路装置の最経工程図第２
図 ど 従来例の半導体集積回路装置の最終工程図第３図

Claims (3)

【特許請求の範囲】
1. （１）窒化珪素のパッシベーション膜を備えた半導体集
   積回路装置において、 配線金属膜と直接、接する部分のみの少なくとも上面に
   リン珪酸ガラス膜を設けたことを特徴とする半導体集積
   回路装置。
2. （２）絶縁膜のコンタクト窓を開孔した半導体基板上に
   配線金属膜を被着した後、リン珪酸ガラス膜を形成する
   第１工程と、 前記リン珪酸ガラス膜上に配線用のレジストパターンを
   形成し、前記リン珪酸ガラス及びその下層の配線金属膜
   の順にエッチング除去して金属配線を形成する第２工程
   と、 前記金属配線を形成した前記半導体基板上に窒化珪素膜
   を形成する第３工程とを備えたことを特徴とする半導体
   集積回路装置の製造方法。
3. （３）前記第２工程と第３工程との間に、前記金属配線
   を形成した前記半導体基板上に他のリン珪酸ガラス膜を
   形成し、エッチバック法により前記金属配線の側壁部の
   みに前記他のリン珪酸ガラス膜を残す第４工程を備えた
   ことを特徴とする請求項２記載の半導体集積回路装置の
   製造方法。