JPH02924A - 非線形抵抗素子の製造方法 - Google Patents

非線形抵抗素子の製造方法

Info

Publication number
JPH02924A
JPH02924A JP63135926A JP13592688A JPH02924A JP H02924 A JPH02924 A JP H02924A JP 63135926 A JP63135926 A JP 63135926A JP 13592688 A JP13592688 A JP 13592688A JP H02924 A JPH02924 A JP H02924A
Authority
JP
Japan
Prior art keywords
nonlinear resistance
film
pinhole
picture element
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63135926A
Other languages
English (en)
Inventor
Shunichi Motte
物袋 俊一
Tsuneo Yamazaki
山崎 恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP63135926A priority Critical patent/JPH02924A/ja
Publication of JPH02924A publication Critical patent/JPH02924A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶等と組み合わせて画像表示装置を構成す
る非線形抵抗素子の製造方法に関する。
〔発明の概要〕
本発明は、非線形抵抗素子の製造方法において、非線形
抵抗膜積層後、ピンホールにて露出した画素電極を除去
する事によって、画素欠陥の発生を抑制し、歩留まり向
上に寄与するものである。
〔従来の技術〕
従来の非線形抵抗素子の要部の平面を第2図(a)に示
し、第2図(b)にそのx−x′線断面図を示す、ガラ
ス、石英等の透明絶縁基板1上に、ITO等の透明導電
膜からなる画素電極2を1回目のフォトエツチングにて
形成し、非線形抵抗膜3を積層して2回目のフォトエツ
チングにて形成する1次に、行または列電極となるCr
、A1等の金属膜4をスパッタ等で積層して、3回目の
フォトエツチングにて形成している。
このような従来の非線形抵抗素子の製造方法においては
、非線形抵抗膜3の形成時にゴミ等の付着に起因するピ
ンホールが発生する不都合がしばしばある。すなわち、
第2図(b)に示すように、非線形抵抗膜3を貫通する
ピンホール5が形成されると、非線形抵抗膜3下の画素
電極2が露出してしまい、非線形抵抗膜3上に形成され
る行または列電極となるCr、、641等の金属膜4が
露出した画素型、I2と短絡して、欠陥となる可能性が
あった。
〔発明が解決しようとする課題〕
以上述べた様に、非線形抵抗膜形成時のピンホール等の
欠陥の発生を完全に防止することは非常に困難であるた
め、従来の非線形抵抗素子の製造方法に於ては、前記欠
陥に起因する画素電極と行または列電極との短絡を、完
全に防止することができなかった。
又、前記非線形抵抗素子は、液晶表示素子と組み合わさ
れ、画像表示装置等として応用されるものであり、通常
、基板上に多数の非線形抵抗素子が構成されるものであ
り、上記課題から、非線形抵抗素子群を有する基板の製
造歩留りを向上することができなかった。
〔課題を解決するための手段〕
上記課題を解決するために本発明は、非線形抵抗膜積層
後、画素電極がエツチングされるエッチャントに浸漬し
た後、行または列電極となる金属膜を形成するものであ
る。
〔作用〕
上記のように、非線形抵抗膜積層後、画素電極がエツチ
ングされるエッチャントに浸漬することによって、非線
形抵抗膜形成時に生じたピンホールに起因する欠陥を抑
制することができ、プロセス歩留まりが向上して、製造
コストの低減と信頼性の高い非線形抵抗素子を実現する
ものである。
〔実施例〕
以下に、本発明の実施例を図面に基づいて説明する。
第1図は、本発明の一実施例を示す非線形抵抗素子の製
造工程順断面図である。
ガラス・石英等の透明絶縁体からなる基板1上に、IT
O等の透明導電膜を形成し、エツチングにより、画素電
極2を形成する。更に、S i H<とN2との混合ガ
スを用いプラズマCVD等により非線形抵抗膜3を積層
する(第1図(a))。
この非線形抵抗膜3の形成時に、ゴミ等によりピンホー
ル5が発生することがある。
次に、基板1を画素電極2がエツチングされるエッチャ
ントに浸漬し、ピンホール5下の画素電極2の領域をエ
ツチングする。第1図(b)に示す様に、ピンホール5
に対応する非線形抵抗膜3下の画素電極2の領域がエツ
チングされている。
本実施例では、画素電極2としてITO膜を使用してお
り、エッチャントとしては、塩化第二鉄と塩酸の混合液
を使用した。
次に、非線形抵抗WA3を所望形状にパターニングする
(第1図(c))。
更に、Cr−kl等の金属膜4を、スパッタ等により積
層し、バターニングにより行あるいは列電極を形成する
(第1図(d))。
本発明の非線形抵抗素子の製造方法によれは、第1図(
d)に示す様に、行あるいは列を極を形成する金属膜4
は、非線形抵抗膜3のピンホール5を通して、基板1ま
で達していても、画素電極2との短絡は防止されている
なお、非線形抵抗膜3は、プラズマCVD装置等で形成
され、化学蓋論比よりもシリコン含有量の多いシリコン
酸化膜・シリコン窒化膜またはシリコン酸化窒化膜であ
る。例えは、酸素とシリコンの原子組成比0 / S 
iが、およそ0.1〜1゜5の範囲、窒素とシリコンの
原子組成比N/Stが、およそ0.1〜1.0の範囲の
膜を使用する。
〔発明の効果〕
上述の説明から明らかなように、本発明の非線形抵抗素
子の製造方法では、非線形抵抗膜作成時に生じたピンホ
ールに起因する欠陥をなくすことができ、歩留まりの高
い非線形抵抗素子を実現する上で非常に有効である。
【図面の簡単な説明】
第1図(a)〜(d)は本発明による非線形抵抗素子の
製造工程順を示す断面図、第2図(a)(b)は、それ
ぞれ従来の非線形抵抗素子の平面図と断面図の一例を示
す。 基板 画素電極 非線形抵抗膜 金属膜 ピンホール 出願人 セイコー電子工業株式会社 代理人 弁理士  林   敬 之 助非韓形抵抗素千
の製造工程順ば1面図 第1図

Claims (1)

    【特許請求の範囲】
  1. 絶縁性基板上に、透明導電性被膜からなる画素電極と、
    非線形抵抗膜と、金属膜とを積層構造とする非線形抵抗
    素子の製造方法において、少なくとも、透明導電性被膜
    からなる画素電極を形成する工程と、非線形抵抗膜を積
    層する工程と、前記非線形抵抗膜の形成時に発生する前
    記非線形抵抗膜の欠陥下の前記画素電極を除去する工程
    と、行または列電極としての金属膜を積層する工程とを
    含んだことを特徴とする非線形抵抗素子の製造方法。
JP63135926A 1988-06-02 1988-06-02 非線形抵抗素子の製造方法 Pending JPH02924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63135926A JPH02924A (ja) 1988-06-02 1988-06-02 非線形抵抗素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63135926A JPH02924A (ja) 1988-06-02 1988-06-02 非線形抵抗素子の製造方法

Publications (1)

Publication Number Publication Date
JPH02924A true JPH02924A (ja) 1990-01-05

Family

ID=15163085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63135926A Pending JPH02924A (ja) 1988-06-02 1988-06-02 非線形抵抗素子の製造方法

Country Status (1)

Country Link
JP (1) JPH02924A (ja)

Similar Documents

Publication Publication Date Title
JP2001196371A (ja) 銅配線基板及びその製造方法並びに液晶表示装置
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
GB2172745A (en) Method of manufacturing thin film transistor
JP2001166336A (ja) 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
US5999235A (en) Liquid crystal displaying apparatus and method of manufacturing TFT array
JPH01183853A (ja) 薄膜電界効果トランジスタとその製造方法
JPH05175500A (ja) アクティブマトリックス基板の製造方法
JP2866516B2 (ja) アクティブマトリックス基板およびその製造方法
JPH05165059A (ja) 薄膜トランジスタの製造方法
JPH02924A (ja) 非線形抵抗素子の製造方法
JPH06160877A (ja) 薄膜配線構造及びそれを用いた液晶表示装置
JP2911347B2 (ja) 液晶表示装置の製造方法
JP2733947B2 (ja) 薄膜パターンの製造方法
JPH07134312A (ja) 液晶表示装置およびその製造方法
JPH02272774A (ja) アクティブマトリクス回路基板
JP2989286B2 (ja) 液晶表示装置における電極形成方法及び電極構造
JP2704212B2 (ja) 電気光学装置の製造方法
JPH06265933A (ja) 液晶表示装置及びその製造方法
JPH0659280A (ja) 金属配線基板及びそれを用いた液晶表示装置
JPH02253236A (ja) 非線形抵抗素子の製造方法
JP2845929B2 (ja) 非線形素子の製造方法
JPH02251932A (ja) 非線形抵抗素子の製造方法
JPH0351821A (ja) Mim型非線形スイッチング素子の製造方法
JPH02275417A (ja) 表示素子用薄膜トランジスタ
JPH06273804A (ja) 液晶表示装置及びその製造方法