JPH0291862A - デジタル情報再生装置 - Google Patents
デジタル情報再生装置Info
- Publication number
- JPH0291862A JPH0291862A JP24358588A JP24358588A JPH0291862A JP H0291862 A JPH0291862 A JP H0291862A JP 24358588 A JP24358588 A JP 24358588A JP 24358588 A JP24358588 A JP 24358588A JP H0291862 A JPH0291862 A JP H0291862A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- flop
- flip
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 7
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、光学的または磁気的に情報を記録し、ディス
ク、テープ等の記録媒体から情報を再生する装置であっ
て、基準クロックを作るＰＬＬを有するデジタル情報再
生装置に関する。
ク、テープ等の記録媒体から情報を再生する装置であっ
て、基準クロックを作るＰＬＬを有するデジタル情報再
生装置に関する。
［従来の技術］
第３図は、従来の磁気ディスクドライブ装置または光学
ディスクドライブ装置の信号再生回路を示す図である。
ディスクドライブ装置の信号再生回路を示す図である。
再生信号検出器からの信号をプリアンプ１０で増幅し、
２値化回路２０で２値化された符号データに基づいてＰ
ＬＬ３０が基準クロックを作り出し、上記符号データと
基準クロックとに基づいて復号器４０が復号データを出
力する。
２値化回路２０で２値化された符号データに基づいてＰ
ＬＬ３０が基準クロックを作り出し、上記符号データと
基準クロックとに基づいて復号器４０が復号データを出
力する。
第４図は、上記従来例におけるＰＬＬ３０の具体例を示
すブロック図である。
すブロック図である。
ＰＬＬ３０は、位相比較回路３１と、ローパスフィルタ
３２と、電圧制御発振塁３３とを有する。
３２と、電圧制御発振塁３３とを有する。
［発明が解決しようとする課題］
上記従来例において、媒体の傷、汚れ、欠陥等によって
生じるノイズによって、異常に細いパルスが生じたり、
符号変調の法則に合わない程度に間隔が狭いパルスが生
じることがある。
生じるノイズによって、異常に細いパルスが生じたり、
符号変調の法則に合わない程度に間隔が狭いパルスが生
じることがある。
このような異常パルスは、ＰＬＬ回路３０の働きを悪化
させ、基準クロックのジッターを大きくし、ひいては復
号データのエラーレートを悪化させるという問題がある
。また、パルス幅がさらに細くなると、ＰＬＬの位相比
較回路３１が誤動作をするという問題がある。
させ、基準クロックのジッターを大きくし、ひいては復
号データのエラーレートを悪化させるという問題がある
。また、パルス幅がさらに細くなると、ＰＬＬの位相比
較回路３１が誤動作をするという問題がある。
本発明は、復号データのエラーレートを悪化させず、Ｐ
ＬＬの位相比較回路が誤動作しないデジタル情報再生装
置を提供することを目的とするものである。
ＬＬの位相比較回路が誤動作しないデジタル情報再生装
置を提供することを目的とするものである。
［課題を解決する手段］
本発明は、２値化データを入力するフリップフロップと
、このフリップフロップの出力信号を遅らせ、この遅れ
た信号を上記フリップフロップのリセット信号として供
給する信号遅延手段とをＰＬＬの入力部に設けたもので
ある。
、このフリップフロップの出力信号を遅らせ、この遅れ
た信号を上記フリップフロップのリセット信号として供
給する信号遅延手段とをＰＬＬの入力部に設けたもので
ある。
［作用］
本発明は、ｚ値化データを入力するフリップフロップと
、このフリップフロップの出力信号を遅らせ、この遅れ
た信号を上記フリップフロップのリセット信号として供
給する信号遅延手段とをＰＬＬの入力部に設けたので、
所定のパルス幅、パルス間隔よりも短いパルスは、ＰＬ
Ｌ回路に入力されなくなり、ＰＬＬ回路が安定した動作
を行なう。
、このフリップフロップの出力信号を遅らせ、この遅れ
た信号を上記フリップフロップのリセット信号として供
給する信号遅延手段とをＰＬＬの入力部に設けたので、
所定のパルス幅、パルス間隔よりも短いパルスは、ＰＬ
Ｌ回路に入力されなくなり、ＰＬＬ回路が安定した動作
を行なう。
［実施例］
第１図は、本発明の一実施例を示すブロック図である。
この実施例は、２値化回路２０とＰＬＬ回路３０との間
に、フリップフロップ５１とデイレ−回路５２とを有す
る。
に、フリップフロップ５１とデイレ−回路５２とを有す
る。
フリップフロップ５１は、２値化データを入力するもの
であり、デイレ−回路５２は、フリップフロップ５１の
反転出力信号を遅らせ、この遅れた信号をフリップフロ
ップ５１のリセット信号として供給する信号遅延手段の
一例である。
であり、デイレ−回路５２は、フリップフロップ５１の
反転出力信号を遅らせ、この遅れた信号をフリップフロ
ップ５１のリセット信号として供給する信号遅延手段の
一例である。
次に、上記実施例の動作について説明する。
２値化回路２０からの符号化データは、フリップフロッ
プ５１に入力され、この符号化データの立上がりで、フ
リップフロップ５１のＱ出力がＨになる。一方、フリッ
プフロップ５１の反転出力信号がデイレ−回路５２を経
由し、このデイレ−回路５２によって遅らされた信号ｄ
がフリップフロップ５１のリセット端子に供給される。
プ５１に入力され、この符号化データの立上がりで、フ
リップフロップ５１のＱ出力がＨになる。一方、フリッ
プフロップ５１の反転出力信号がデイレ−回路５２を経
由し、このデイレ−回路５２によって遅らされた信号ｄ
がフリップフロップ５１のリセット端子に供給される。
したがって、デイレ−回路５２の出力信号によってフリ
ップフロップ５１がリセットされるまで、フリップフロ
ップ５１のＱ出力信号は、Ｈ状態を維持する。
ップフロップ５１がリセットされるまで、フリップフロ
ップ５１のＱ出力信号は、Ｈ状態を維持する。
そして、デイレ−回路５２かものリセット信号ｄが解除
されるまでの間、フリップフロップ５１に信号が入力さ
れても、その入力信号を受付けない。
されるまでの間、フリップフロップ５１に信号が入力さ
れても、その入力信号を受付けない。
このときのフリップフロップ５１のＱ出力のパルス幅と
、リセット信号ｄが解除されるまで（Ｈになるまで）の
時間とは、デイレ−回路２のデイレ−時間文によって決
められる。つまり、フリップフロップ５１の出力パルス
の幅は、一定１）であり、出力パルスの１周期は最小２
１に制限される。
、リセット信号ｄが解除されるまで（Ｈになるまで）の
時間とは、デイレ−回路２のデイレ−時間文によって決
められる。つまり、フリップフロップ５１の出力パルス
の幅は、一定１）であり、出力パルスの１周期は最小２
１に制限される。
たとえば、磁気記録、光記録にしばしば用いられる２−
７ＲＺ符号記録方式を考える。符号周期をｔとすると、
２−７符号の性質上、パルス幅間隔が３を未満のパルス
幅が存在しないので、３を未満のパルスは必要がない。
７ＲＺ符号記録方式を考える。符号周期をｔとすると、
２−７符号の性質上、パルス幅間隔が３を未満のパルス
幅が存在しないので、３を未満のパルスは必要がない。
ウィンドマージンを０．５ｔとって、２．５を以下の間
隔のパルスがＰＬＬに入力されないようにするためには
、デイレ−時間文を２．５ｔの半分である１、２５ｔに
すればよい、このときのＰＬＬ３０に入力されるパルス
幅は、１．２５ｔになる。
隔のパルスがＰＬＬに入力されないようにするためには
、デイレ−時間文を２．５ｔの半分である１、２５ｔに
すればよい、このときのＰＬＬ３０に入力されるパルス
幅は、１．２５ｔになる。
第２図は、上記実施例において、第１図の要部における
動作を示すタイムチャートである。
動作を示すタイムチャートである。
このタイムチャートにおいて、正しいパルスがきても、
異常に細いパルス、太いパルス、間隔の短いパルスがき
ても、ＰＬＬ３０の入力は常に一定幅で、しかも一定間
隔以上の間隔のパルスになる。
異常に細いパルス、太いパルス、間隔の短いパルスがき
ても、ＰＬＬ３０の入力は常に一定幅で、しかも一定間
隔以上の間隔のパルスになる。
したがって、ノイズによるＰＬＬ３０のジッターが増え
ることを防止し、また誤動作を防ぐことができる。この
ために、上記実施例は、記録の高密度化によって再生信
号のＳ／Ｎの条件が厳しいとき（たとえば光磁気記録の
ドライブ装置において）、より一層大きな効果を発揮す
る。また、上記実施例は簡単な回路追加を行なうだけで
よいので、低コストで性能向上を図ることができる。
ることを防止し、また誤動作を防ぐことができる。この
ために、上記実施例は、記録の高密度化によって再生信
号のＳ／Ｎの条件が厳しいとき（たとえば光磁気記録の
ドライブ装置において）、より一層大きな効果を発揮す
る。また、上記実施例は簡単な回路追加を行なうだけで
よいので、低コストで性能向上を図ることができる。
上記実施例において、２−７符号方式について説明した
が、他の記録方式にも適用することができる。また、使
用したブリップフロップ、デイレ−回路については、い
かなる種類のものでもよく、さらに、情報再生装置のみ
ならず、全ての分野におけるＰＬＬのノイズ対策として
使用することができる。
が、他の記録方式にも適用することができる。また、使
用したブリップフロップ、デイレ−回路については、い
かなる種類のものでもよく、さらに、情報再生装置のみ
ならず、全ての分野におけるＰＬＬのノイズ対策として
使用することができる。
［発明の効果］
本発明によれば、復号データのエラーレートが悪化せず
、またＰＬＬの位相比較回路が誤動作しないという効果
を奏する。
、またＰＬＬの位相比較回路が誤動作しないという効果
を奏する。
である。
第３図は、従来の情報再生装置における信号再生回路を
示す図である。
示す図である。
第４図は、上記従来装置におけるＰＬＬの一例を示すブ
ロック図である。
ロック図である。
２０・・・２値化回路、
３０・・・ＰＬＬ回路、
５１・・・フリップフロップ、
５２・・・デイレ−回路。
Claims (1)
- 【特許請求の範囲】 ２値化データを入力するフリップフロップと； このフリップフロップの出力信号を遅らせ、この遅れた
信号を上記フリップフロップのリセット信号として供給
する信号遅延手段と； をＰＬＬの入力部に有することを特徴とするデジタル情
報再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24358588A JPH0291862A (ja) | 1988-09-28 | 1988-09-28 | デジタル情報再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24358588A JPH0291862A (ja) | 1988-09-28 | 1988-09-28 | デジタル情報再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0291862A true JPH0291862A (ja) | 1990-03-30 |
Family
ID=17106007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24358588A Pending JPH0291862A (ja) | 1988-09-28 | 1988-09-28 | デジタル情報再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0291862A (ja) |
-
1988
- 1988-09-28 JP JP24358588A patent/JPH0291862A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK0492704T3 (da) | Indretning til registrering af klokkeindløbskodeord i et spor på et magnetisk registreringsmedium | |
| JP3751455B2 (ja) | 格納デバイスからデータを検索する装置 | |
| GB2084415A (en) | Apparatus for regenerating a clock pulse signal from a stream of data | |
| JPS59113516A (ja) | マルチチヤネル読取り信号再生システム | |
| JPH0291862A (ja) | デジタル情報再生装置 | |
| JPH07105118B2 (ja) | スレッショルドトラッキング方式 | |
| Geffon | A 6K BPI disk storage system using MOD-11 interface | |
| US3731208A (en) | Apparatus for and method of integration detection | |
| KR100186394B1 (ko) | 광디스크 시스템의 비트클럭 회복장치 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JP3135646B2 (ja) | ２進ビット流の処理装置 | |
| JP2002008307A (ja) | フレーム番号検出装置 | |
| JPH118656A (ja) | スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置 | |
| JPH0360291A (ja) | ディジタルｖｔｒ | |
| US6690631B2 (en) | Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit | |
| JPS6234386A (ja) | 光学式情報記録再生装置 | |
| KR900005132Y1 (ko) | 디지탈 데이타 재생클럭 발생회로 | |
| JPH07334930A (ja) | 再生装置 | |
| JPH06259892A (ja) | 信号処理回路 | |
| JPH0634307B2 (ja) | デイジタル情報再生装置 | |
| JPH07211008A (ja) | ディジタル情報再生装置 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JPS61227271A (ja) | デ−タストロ−ブ回路 | |
| JPS58114317A (ja) | デイジタル変調信号読取装置 | |
| JPS61173529A (ja) | 直流再生回路 |