JPH0290870A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数のイメージセンサ−を用いて画像の読み取
りを行なう画像読取装置に関するものである。

［従来の技術］ 従来より、高速画像読み取りに使用されるイメージセン
サ−として、１ラインのイメージセンサにストライブタ
イプの色分解フ、イルタ（Ｉｔ、Ｇ、［１）を構成して
色分解信号を時分割に点順次で読み出す方式のものが有
る。

ここで、上記色分解信号を得るために使用される色分解
フィルタの分光感度特性および〜イメージセンサー自身
の分光感度特性により、低波長域（Ｂフィルタ）は高波
長域（Ｒフィルタ）と比較して分光感度特性が悪くなる
。

従って、標準白色板等の基準画像を読み取った時のイメ
ージセンサ−出力信号は点順次にカラバランスのとれた
アナログビデオ信号とはならない。そこで色分解信号の
ダイナミックレンジ（Ｓ／Ｎ被）を充分に確保するため
にはアナログビデオ信号処理回路において各色分解信号
のレベル合わせを行なわせる必要がある。そのために、
従来では回路構成のやり易さおよびＡ／Ｄ変換する際の
サンプリングポイントの安定化ということから、点順次
色信号をサンプルホールド（以下ではＳ／１１とする。

）回路によりそれぞれ分離して同時色信号に直してやり
、それぞれ増幅等の信号処理を行ない、標準白色板を読
み取った時の各色分解信号のレベル合わせをして、カラ
ーバランス調整を行なっていた。

例えば、原稿を主走査方向に５分割して読み取って得ら
れたカラー画像信号は、第５図に示すようにサンプルボ
ールド回路Ｓ／１１にてＲ（レッド）、Ｇ（グリーン）
、Ｂ（ブルー）の３色に分離される。従って、Ｓ／））
されたのちは３Ｘ５＝１５系統のアナログ信号処理系と
なってしまう。第５図に人力された１チャンネル分のカ
ラー画像信号かサンプルホールド処理され、増幅された
後Ａ／Ｄ変換回路に入力されて、マルチプレクサされた
デジタルデータ０ＬＡＴＣＨＯＵＴの得られる処理ブロ
ック図を示す。第６図にタイミングチャートを示す。

［発明か解決しようとする課題］ しかしながら、上記従来例では、Ｓ／１１回路により点
順次色信号を同時色信号に分離するために、色分解信号
の数だけＳ／Ｈ回路以後の信号処理回路系が必要となる
。例えばＡ４長手幅の２９７ｍｍを読み取る場合、シリ
コン結晶型のイメージセンサ−が高速読み取りに適して
いるが、シリコン結晶型の場合、製造上の制約から長い
タイプを１チツプで作ることは困難で、複数本を物理的
な配置の工夫で１ラインセンサーとして構成したものと
なる。

その場合色分解信号の数にイメージセンサ−を構成して
いるチップ構成本数を掛けた数だけ同形式なＳ／Ｈ回路
以後の信号処理回路系が必要となり非常に大型な回路構
成になるといった欠点があった。

本発明の目的は、このような従来の問題点に着目してな
されたものて、センサーにおし＼てカラーバランスをと
ることにより、簡単な回路構成でもって高速なアナログ
カラービデオ信号処理を可能とする画像読取装晋を提供
することにある。

［課題を解決するための手段］ 本発明は３種類の色分解フィルタを光電変換部上に有し
、かつ３種類の色分解フィルタのうちの２種類の色分解
フィルタに各々対応する補色フィルタを重ね合わせたカ
ラーラインセンサと、カラーラインセンサからの点順次
アナログビデオ信号を点順次信号のままアナログ信号処
理する手段とを具える。

［作　用］ 本発明によれば、３種類の色分解フィルタＣＩＩ、Ｇ、
Ｂ）　に２種類の補色フィルタを重ね合わせたカラーラ
インセンサーを用い、各色分解信号のカラーバランスを
とることにより、点順次色信号のままで各色分解信号共
通に振幅を制御することが可能な振幅コントロール手段
を設けることにより、点順次色信号を同時色信号に分離
して各回路系により振幅調整を行なわなくても、イメー
ジセンサ−を構成している各チップあたり１系統のＳ／
Ｈ回路およびそれ以後の信号処理回路たけて、各色分解
信号の振幅調整を行なうことが可能となるので、回路構
成か簡単となり装置の小型化か可能となる。

［実施例コ 以下、図面を参照して本発明に係わるカラー画像読取装
置について詳細に説明する。

第１図にカラー画像読取装置の信号処理ブロックの一例
を示す。原稿は、まず露光ランプにより照射され、反射
光は原稿走査ユニット３内のカラー読み取りセンサー６
により画像ごとに色分解されて読み取られ、増幅回路（
プリアンプ）８て所定レベルに増幅される。７はカラー
読み取りセンサーを駆動するためのパルス信号を供給す
るＣＣＤ　ドライバーであり、必要なパルス源はンステ
ムコントロールパルスジェネレータ１６で生成される。

第２図にカラー読み取りセンサーおよび駆動パルスを示
す。第２図（ａ）は本例で使用されるカラー読み取りセ
ンサーであり、主走査方向を５分割して読み取るべく　
６２．５　ｕ　ｍ　（１／１６ｍｍ）を１画素として、
９７６画素、すなわち図のごとく１画素を主走査方向に
Ｇ、Ｂ、Ｒで３分割しているので、トータル１０２４ｘ
　３　＝３０７２の有効画素数を有する。一方、各チッ
プ１８〜２２は同一セラミック基板上に形成さ打、セン
サの１．３．５番目（１Ｂ、２０．２２）は同一ライン
しΔ上に、２，４番目（１９，２１）は冒とは４ライン
分（６２，５μｍ　ｘ　４　＝２５０　μｍ）だけ離れ
たラインＬＢ上に配置され、原稿読み取り時は、矢印Ａ
Ｌ力方向走査する。各５つのＣＣＤは、また１、３．５
番目は駆動パノｌｚ、ｌ！Ｔ−ＯＤＲＶ５０１　ｋｍ、
２．４番目はＥ［１ＲＶ５０２　ニより、それぞれ独立
にかつ同期して駆動される。

Ｑｌ）ＲＶ５Ｑ１１．：含まれルＯ，ｌＡ、０φ２Ａ、
ＯＲ５とＥＤＲＶ５０２に含まれる　ＥφＩＡ、Ｅφ２
Ａ、ＥＲ５はそれぞれ各センサ内での電荷転送りロック
、電荷リセットパルスであり、１．３．５番目と２，４
番目との相互干渉やノイズ制限のため、お互いにジッタ
のないように全く同期して生成される。このためこれら
パルスは１つの基準発振源０５Ｃ１７（第１図）から生
成される。

第３図（ａ）は０ＤＲＶ５０１．ＥＤＲＶ５０２を生成
する回路ブロック、第３図（ｂ）　はタイミングチャー
トであり、第１図システムコン］〜ロールパルスジェネ
レータ１６に含まれる。単一の０５Ｃ１７より発生され
る原クロック　ＣＬにφを分周したクロック　Ｋφ５４
６は０ＤＲＶとＥＤＲＶの発生タイミングを決める基準
信号５ＹＮＣ２、５ＹＮＣ３を生成するクロックであり
、５ＹＮＣ２。

５ＹＮＣ３はＣＰＵバスに接続された信号線５５０によ
り設定されるプリセッタブルカウンタ２４．２５の設定
値に応じて出力タイミングが決定され、５ＹＮＣ２。

５ＹＮＣ３は分周器２６．２７および駆動パルス生成部
２８．２９を初期化する。すなわち、木ブロックに人力
される１１５ＹＮｃ５４４を基準とし、全て１つの発振
源Ｏ３Ｃより出力されるＣＬＫφおよび全て同期して発
生している分周クロックにより生成されているので、０
ｆ）ＲＶ５０１　とＥＨＶ５０２　（Ｄ−ｆ：ＦＬｆｆ
れノハルス群は全くジッタのない同期した信号として得
られ、センサ間の干渉による信号の乱れを防止できる。

ここでお互いに同期して得られたセンサ駆動パルス０Ｄ
ＲＶ５０１　は１，３．５番目のセンサに、ＥＤＩｔＶ
５０２は２．４番口のセンサに（Ｍｌされ、各センサ１
８．Ｉ！］２０．２１．２２からは駆動パルスに同期し
てビデオ信号Ｖ１〜ｖ５か独立に出力され、第１図に示
される各ヂャン立ル毎に独立の増幅回路（プリアンプ）
８で所定の電圧値に増幅され、同軸ケーブル５０８〜５
１２を通して第２図（ｂ）の００５５３８のタイミング
でＶｌ、３．５の信号がＥＯ５５４３のタイミングでＶ
２．Ｖ４の信号か送出されビデオ処理ユニット４に人力
される。

次に本発明である３種類の色分解フィルタ（Ｒ，Ｇ、Ｂ
）のうちＲ，Ｇフィルタにそれぞれの補色フィルタＣｙ
、Ｍａを重ね合わせたカラーラインセンサーのフィルタ
構成図を第７図に、Ｒ，Ｇ、Ｂフィルタのみの場合の分
光感度特性を第８図（ａ）　に、Ｍａフィルタの分光感
度特性を第８図（ｂ）　に、ｃｙフィルタの分光感度特
性を第８図（ｃ）に示し、本発明であるＧフィルタにＭ
ａフィルタを重ね合わせ、ＲフィルタにＣｙフィルタを
重ね合わせた時の全体の分光感度特性を示す。この図か
ら明らかなように色分解信号のカラーバランスかとれて
いることかわかる。これによりラインセンサー１ヂヤン
ネルあたりの信号処理回路系は１つで良くこのアナログ
信号処理回路９について次に説明する。

前述した５チツプの等倍型のカラーセンサより読み取ら
れたアナログカラー画像信号は各チャンネルごとに第１
図のビデオ処理ユニット４の一部を構成するアナログ信
号処理回路９にそれぞれ人力される。各チャンネルに対
応する信号幻理回路は同一回路であるのでチャンネルＩ
　（ｃｈｉ）の回路に関し、第９図の処理ブロック図に
従い、第１０図のタイミングチャートとともに説明する
。

入力されるアナログカラー画像信号は、第９図ＳｉＧへ
（７）ごとくＧ−＋Ｂ−＋Ｒの順てあり、かつ、３ｏ７
２画素の有効画素以外に有効画素前に１２画素のカラー
センサーのホトダイオードと接続されていない空転送部
、次に２４画素のホトダイオ−１〜上に八ρで遮蔽した
暗出力部（オプティカルブラック）、３６画素のダミー
画素および有効画素後に２４画素のダミー画素の合計３
１５６画素から構成されるコンポジット信号である（第
４図）。

アナログカラー画像信号５ｉＧＡはバッファ３０に人力
されインピーダンス変換される。次に、バッファ３０の
出力信号はＳ／１（回路３１によりＳ／）１パルスに従
ってコンポジット信号のリセット部が除去され、高速駆
動した場合の波形歪みが取り除かれたＳ／Ｈ出カイカ４
３号る（第８図のＳ／ＩＩ　０ＩＩＴ）。Ｓ／Ｈされた
点順次カラー信号にはサンプリングパルスの周波数で不
要成分が含まれているので、これを除去するために、次
にローパスフィルタ（ＬＰＦ）３２に入る。不要サンプ
リング周波数成分が除去された点順次カラー信号は増幅
器３３に人力され、規定の信号出力まで増幅されると同
時にＡＣ的にＤＣレベルが変動するアナログカラー信号
のＤＣレベル変動を除去し、増幅器３３の＠適動作点に
画像信号のＤＣレベルを固定するためにフィードバック
クランプ回路３４によってＴレベルクランブされる。フ
ィードバッククランプ回路はＳ／１（回路３４ａと比較
増幅器３４ｂより構成されており、増幅器３３より出力
されるアナログカラー４３号の暗出力部（オプティカル
・ブラック）の出力レベルをＳ／１１回路３４ａによっ
て検出し、比較増幅器３４ｂのマイナス人力に人力され
るＧＮＤレベルと比較され、その差分が増幅器３３にフ
ィードバックされ、増幅器３３の出力の暗出力部は常に
ＧＮＤレヘレベ固定される。ここでＤＸ信号はアナログ
カラー信号の暗出力部の区間を示す信号であり、Ｓ／！
（回路３４ａに供給することによりアナログカラー信号
の暗出力部のＤＣレベルを水平走査期間（ＩＨ）に１回
検出される。またこのＴクランプ回路は次に入る振幅コ
ントロール回路でゲイン可変時の人力オフセットを除去
する目的をも有している。

アナログカラー信号の暗出力部がエクランブされた信号
は次に振幅コントロール回路（３５，３６，３７）に人
力される。ここではＣＰＵ制御により各Ｒ，Ｇ、Ｂ共通
にゲイン調整が行なわれる。すなわち、３７はＤ／Ａ変
換器でＣＰＵのデータバス５３３を介してデータかセッ
トされ、Ｄ／Ａ出力Ｖ。ｕｔはＶｏｕｔ”　　Ｖｒｅｒ
＋／Ｎ　　　Ｏ＜Ｎ＜１となる。Ｎは人力ゲインタルコ
ートのバイナリ分数値である。

３６は電圧制御抵抗器で、デュアルケートＦＥＴ等で構
成されＤ／Ａ出力電圧によりその抵抗値が変化する。

Ｄ　／　ｌ’ｌ変換器３７には先んじて初期データかセ
ットされており、この時のＤ高出力により電圧制御抵抗
器３６の抵抗値（ＲＶＣＲ）はある決まった値になって
いる。この時の増幅器３５のゲインはＡｙ＝　Ｉ　＋　
Ｒｒ／　ＲＶＣＲ となる。ここでＲｒは増幅器３５の帰還抵抗値を示す。

Ｄ／Δ変）奏器セットデータとゲインとの関係を第１１
図に示す。原稿走査ユニット３が均一白色板を読み取っ
た時のＡ／Ｄ変換出力データ（Ｒ，Ｇ、Ｂ）があらかし
め決められた値になるようにＤ／Ａ変換器３７のデータ
をＣＰＵデータバス５３３より設定して、点順次カラー
信号レベルを増幅する。

レベル制御されたアナログカラー信号は、次に増幅器３
８に人力され、Ａ／Ｄ変換器４２の人力ダイナミックレ
ンジまで増幅されると同時にフィードバッククランプ回
路４０と乗算器４１によりＤＣＣレベル制御される。

次に、乗算器４１とフィードバッククランプ回路４０よ
り構成されるフィードバッククランプ系について説明す
る。このフィードバッククランプ系は前段のフィードバ
ッククランプ回路３４とほぼ同の構成をとっており、Ｓ
／）１回路４０ａと比較増幅器４０ｂで構成されるフィ
ードバッククランプ回路の基準電圧として、ＣＰＵ制御
の乗算器４１か接続され、後述のチャンネルつなぎ補正
において、読み取った黒レベル画像信号のレベルをシフ
トするために、ＣＰＵのデータバス５３３を介して内部
ラッチにセットされたデジタルデータにより決定される
レベルで乗算器４１によって基準電圧を可変し、増幅器
３８．バッファ３９によって増幅器されたアナログカラ
ー信号を基準電圧レベルにクランプする。

乗算器４１は第１３図（ａ）に示すようにマルチプライ
ングＤ／Ａ変換器５５０とオペアンプ５５２，５５６お
よび抵抗値Ｒの抵抗５５３，５５４および抵抗値２Ｒの
抵抗５５５より構成された全４象限モートの乗算器であ
り、ＣＰｔ１からセットされた８ｂｉｔのディジタルデ
ータに従って、第１３図（ｂ）のように両極性の電圧を
出力する。

バッファ３９はＡ／Ｄ変換器４２の人力バッファでその
出力インピーダンスがＡ／Ｄの直線性精度を保障するへ
／Ｄ内部コンパレータの基準抵抗値以下になるように低
出力インピーダンスでかつ高速なバッファとして構成さ
れる。

さて、所定の白レベル、黒レベルに増幅およびＤＣクラ
ンプされた点順次カラー信号は、Ａ／Ｄ変換器４２に人
力され、デジタルデータ八／Ｄ　０ＩＩＴとなり、次に
デジタル信号処理回路とのタイミング合わせと確実なデ
ジタルデータ送信のためにラッチ回路４３に入る。

０ＬＡＩ；１１　ＣＬＫでラッチされたラッチ出力デー
タは、次のディジタル子処理処理回路で０ＬＡＴＣＩＩ
　（ＩＬＫと逆極性のラッチクロックによりラッチされ
ることにより確実なタイミングでディジタルデータの受
信をすることがてきる。チャンネル２〜５のアナログ信
号処理回路に関しても上と同様である。

次に第１図において、デジタル変換された各チャンネル
の点順次カラー信号５１３〜５１７はデジタル信号処理
回路ｌＯに入り、ＦｉＦｏメモリ１１によりチャンネル
間の画像つなぎが行なわれ、各チャンネルの点順次カラ
ー信号は、Ｒ，Ｇ、［１＝色のパラレル信号となる（５
１８〜５２０）。

次にＲ２Ｇ、Ｂ各デジタルカラー信号は、男補正／白補
正回路１３に入る。先ず黒補正回路について説明する。

チャンネル１〜５の黒レベル出力はセンサーに人力する
光量が微少の時、チップ間画素間のバラツキが大きい。

これをそのまま出力し画像を出力すると、画像のデータ
部にスジやムラか生じる。そこでこの黒部の出力バラツ
キを補正する必要が有る。コピー動作に先立ち、原稿走
査ユニット３を原稿台先端部の非画像領域に配置された
均一濃度を有する黒色板の位置へ移動し、ハロゲンを点
灯し、黒レベル画像信号を本回路に入力する。この画像
データの１ライン分が黒レベルメモリに格納され黒基準
値となる（以上黒基準値取込モート）。

男しベルデータＤＫ　（ｉ）のデータ数ｉは、例えば主
走査方向Δ４長手方向の幅を有するとすれば、１６ｐｅ
ｌ／ｍｍて１６　ｘ　２９７ｍｍ　＝　４７５２画素／
各色であるか、その長さをカバーするため、６１ｍｍの
ＣＣＤチップを５木並へて１ラインとすると、１６Ｘ　
６１ｎ＋ｍＸ　５＝　４８８０画素／各色に対応するｉ
＝１〜４８８０の値を取り得る。

画像読み込み時には果レベルデータＤＫ（ｉ）　に対し
、例えばブルー信号の場合、Ｂｉ口（ｉ）　−Ｄに（ｉ
）＝Ｂｏｕｔ　（ｉ）　として黒補正出力が得られる（
黒補正モート）。同様にグリーンＧｉｎ　、　　レット
Ｒｉｎも同様の制御か行なわれ、黒補正出力Ｇｏｕｔ、
Ｒｏｕｔとなる。

次に白レベル補正（シェーディング補正）回路を説明す
る。白レベル補正は原稿走査ユニット３を均一な白色板
の位置に移動して照射した時の白色データに基づき、照
明系、光学系やセンサーの感度バラツキの補正を行なう
。基本的な回路構成は黒補正回路と同一であるが、黒補
正では減算器にて補正を行なっていたのに対し、内袖正
では乗算器を用いる点か異なる。内袖正時に、まず原稿
走査ユニット３が均一白色板の位置（ホームポジション
）にある時、すなわち複写動作または読み取り動作に先
立ち、露光ランプを点灯させ、均白しベルの画像データ
を１ライン分の白レベルメモリに格納する。

例えば主走査方向へ４長手方向の幅を有するとすれば、
１６ｐｅｌ／ｍｍで１６ｘ　２９７ｍｍ　＝　４７５２
画素であるが、ＣＧＤＩチップの画像データを９７６画
素（１６ｐｅｌ／ｍｍ　ｘ　６１ｍｍ）ずつで構成する
と、９７６　ｘ　５　＝４８８０画素となり、すなわち
少なくとも白レベルメモリの容量は４８８０バイトあり
、１画素口の白色板ブタをＷ　（ｉ）　とするとｉ＝１
〜４８８０となる。一方Ｗ　（ｉ）に対し、１画素目の
画素の通常画像の読み取り値Ｄｉｎ（ｉ）に対し、補正
後の画像データはＤｏｕ　ｔ（ｉ）　　＝　Ｄｉｎ　（
ｉ）　ｘ　ＦＦ１１／Ｗ　（ｉ）となり、グリーン（Ｇ
）ブルー（Ｂ）、レッド（Ｒ）各色について内袖正が行
なわれる。

黒補正および内袖正が行なわれた３色の画像信号（５２
１〜５２３）は次に画像処理回路１４に入り、輝度デー
タを濃度データに変換する対数変換回路。

ＣＣＤセンサーの色分解フィルタの分光特性補正および
カラープリンタ２において転写紙に転写される色トナー
（Ｙ、Ｍ、Ｃ）の不要吸収特性の補正を行なう色補正回
路（人力マスキング、出力マスキング）、また各色成分
画像データＹｉ、Ｍｉ　、ｃｉによりＭｉｎ　（Ｙｉ、
Ｍｉ　、Ｃｉ）　（Ｙｉ、Ｍｉ　、ｃｉのうちの最小値
）を算出し、これをスミ（黒）として後に男トナーを加
えるスミ入れ回路と加えた黒成分に応して各色材の加え
る量を減じる下色除去（ＩＩｃＲ）回路を通って画像処
理される（第１図５２４）。

次に３色の画像信号はプリンターインターフェース１５
に入る。インターフェース信号はデジタルビデオ信号以
外に画像送り方向（副走査方向）の同期信号（ＩＴＯＰ
）、　　１ラスタースキヤンに１回発生するラスタース
キャン方向（主走査方向）の同期信号（ＢＤ）、デジタ
ルビデオ信号をカラープリンタ部２に送出するための同
期クロック（ＶＣＬＫ）、　ＢＤ他信号もとにジッター
のなイＶＣＬＫと同期して生成される同期信号（Ｈ５Ｙ
ＮＣ）および半二重の双方向シリアル通信のための信号
（ＳＲＯＯＭ）から成る。これら信号ラインを通してリ
ーダ部からプリンタ部へ画像情報と指示が送られ、プリ
ンタ部からはプリンタ部の状態情報例えばジャム、紙な
し、ウェイト等の情報の相互やりとりが行なわれる。

なお、前記実施例においては、３種類の色分解フィルタ
はＲ，Ｇ、１１フイルタとして、また２種類の補色フィ
ルタはＣｙ、Ｍａフィルタとして説明したが、他の構成
でも良いことは勿論で、例えば３種類の色分解フィルタ
にＣｙ、Ｇ、Ｙｅフィルタを、２種類の補色フィルタを
Ｒ，Ｍａとしても構成できる。また振幅コントロール回
路をゲイン可変増幅回路として構成したが、これをアッ
テネータ回路と後段に増幅回路を設けて構成したとして
も同様の結果が得られる。これを第１２図に示す。また
本実施例の説明においては電子写真を用いたカラー画像
形成装置を例にしたが、電子写真に限らずインクジェッ
ト記録、サーマル転写記録等の種々の記録法を適用する
ことも可能である。また、複写装置として読取部と像形
成部が近接して配置された例を説明したが、勿論離隔さ
せて通信線路により画像情報を伝達する形式でも勿論本
発明を適用できる。

以上のように、Ｂ　ｆｍ頚の色分解フィルタに２種類の
補色フィルタを重ね合わせたカラーラインセンサーを用
い、各色分解信号のカラーバランスをとることにより、
点順次色信号のままで各色分解信号共通に振幅を制御す
ることが可能な振幅コントロール手段を設けることによ
り、各色毎にＳ／１（回路を通して点順次色信号を同時
色信号に分離し、それぞれの色について同様な信号処理
回路を設けてやる必要がなくなり、イメージセンサチッ
プ１チヤンネルあたり１つの信号処理回路系で済む。

［発明の効果］ 以上説明したように本発明によれば信号処理系がＮ単に
なり、特に複数のイメージセンサ−チップから構成され
ているイメージセンサ−においては非常に回路規模を小
さくすることが可能となる。

【図面の簡単な説明】

第１図は本実施例のデジタルカラー複写機におけるリー
ダ部のビデオ信号処理ユニットのブロック図、 第２図（ａ）はカラーＣＣＤセンサーの配置図、第２図
（ｂ）は第２図（ａ）の各部の信号タイミング図、 第３図（ａ）はＣＣＤ駆動信号生成回路（システムコン
トロールパルスジエネレータ１６内回路）を示す図、 第３図（ｂ）は第３図（ａ）の各部の信号タイミング図
、 第４図はＣＣＤの駆動タイミング図、 第５図はアナログ信号処理回路の１チヤンネルの従来例
を示すブロック図、 第６図は第５図の各部の信号タイミング図、第７図は本
発明の色分解フィルタ構成図、第８図（ａ）はＲ，Ｇ、
Ｂフィルタのみの場合の分光感度特性図、 第８図（ｂ）はＭａフィルタの分光感度特性図、第８図
（ｃ）はｃｙフィルタの分光感度特性図、第８図（ｄ）
は本発明の色分解フィルタの分光感度特性図、 第９図は第１図のアナログ信号処理回路９の１チヤンネ
ルの本実施例を示すブロック図、第１０図は第９図の各
部の信号タイミング図、第１１図は電圧制御型増幅回路
の特性図、第１２図は本発明の他の実施例を示すアナロ
グ信号処理回路９の１チヤンネルのブロック図、第１３
図（ａ）は第９図の乗算器４１の回路図、第１３図（ｂ
）はそのコード表を示す図である。 第 図 成長（ｎｍ　） 第 図 （ｂ） シＡ〔 天 （ｎｍ） 第 図 （Ｃ） 第 図 （ｄ） φφ ８φ Ｆ 朋ムセ、−ト子−タ　ｆＨｅｘ） 第 図 り、＼・ス５３３ 第１３ 図 第１３ 図 （ｂ）

Claims (1)

【特許請求の範囲】
1. １）３種類の色分解フィルタを光電変換部上に有し、か
   つ当該３種類の色分解フィルタのうちの２種類の色分解
   フィルタに各々対応する補色フィルタを重ね合わせたカ
   ラーラインセンサと、該カラーラインセンサからの点順
   次アナログビデオ信号を点順次信号のままアナログ信号
   処理する手段とを具えたことを特徴とする画像読取装置
   。