JPH02260783A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光電変換素子を用いて画像の読み取りを行な
う画像読取装置に関するものである。

（従来技術〕 従来より、高速画像読み取りに使用されるイメージセン
サとして、１ラインのイメージセンサにストライブタイ
プの色フィルタを設け、色分解信号を時分割に点順次で
読み出すようにしたもの、が知られている。

ここで、上記色分解信号を得るために使用される色フィ
ルタの分光感度特性およびイメージセンサ自身の分光感
度特性により、低波長域は高波長域と比較して分光感度
特性が悪くなる。従って、標準白色板等の基準画像を読
み取った時のイメージセンサ出力信号は、点順次にカラ
ーバランスのとれたアナログビデオ信号とはならない。

そこで、色分解信号のダイナミックレンジ（ＳＮ比）を
充分に確保するためには、アナログビデオ信号処理回路
において各色分解信号のレベル合わせを行なう必要があ
る。

このような観点から従来では、回路構成の容易さおよび
＾／Ｄ変換する際のサンプリングポイントの安定化とい
うことから、点順次色信号をサンプル／ホールド回路（
以下、５７８回路という）を用いてそれぞれ分離して同
時色信号に直してやり、増幅等の信号処理を行ない、標
準白色板を読み取った時の各色分解信号のレベル合わせ
をしてカラーバランス調整を行なフていた。

また、各色分解回路系にそれぞれ直流レベル調整回路を
備え、イメージセンサで読み取った黒レベル信号の直流
レベルをシフトすることにより、複数本で構成されたイ
メージセンサの各チャンネル間レベルを合わせてチャン
ネルつなぎを行なっていた。

次に写真フィルムのベースフィルムを読み取った時に、
各色分解信号レベルが同一になるように振幅可変を行な
い、白シェーディング補正を行なっていた。

［発明が解決しようとする課題］ しかしながら′、上記従来例では５７８回路により点順
次色信号を同時色信号に分離するために、色分解信号の
数だけＳ／４１回路以後の信号処理回路系が必要となる
。

例えば＾４長手幅の２９７１１１ｍ　ｆｌ稿を読み取る
場合、シリコン結晶型のイメージセンサが高速読み取り
に適しているが、シリコン結晶型イメージセンサの場合
には製造上の制約から長尺タイプを１チツプで作る事は
困難であり、複数本を物理的な配置の工夫で１ラインセ
ンサとして構成したものとなる。

この場合、色分解信号の数にイメージセンサを構成して
いるチップ構成本数を掛けた数だけ同形式なＳ／）１回
路以後の信号処理回路系が必要となり、非常に大型な回
路構成になるといった欠点があった。

よって本発明の目的は、上述の点に鑑み、回路構成を簡
略化した画像読取装置を提供することにある。

［課題を解決するための手段］ かかる目的を達成するために、本発明では画像情報を有
する記録媒体を照明用光源により照射し、光電変換素子
から画像信号を出力する画像読取装置において、読取ら
れた点順次アナログ画像信号の各色分解信号レベルを、
点順次信号のまま複数段階でもってそれぞれ振幅をコン
トロールする点順次振幅コントロール手段を具備したも
のである。

［作　用］ 本発明によれば、光電変換素子から出力される点順次ア
ナログ画像信号の各色分解信号レベルを、点順次信号の
まま複数段階でもってそれぞれ振幅をコントロールする
点順次振幅コントロール手段を設けることにより、点順
次色信号を同時色信号に分離して各回路系により振幅調
整を行なわなくても、光電変換素子を構成している各チ
ップあたり１系統の５７８回路およびそれ以降の信号処
理回路だけで各色分解信号の振幅調整を行なうことが可
能となるので、回路構成が簡単となり、装置の小形化が
可能となる。

〔実施例） 以下、図面を参照して本発明の一実施例である画像読取
装置について詳細に説明する。

第１図は、カラー画像読取装置の信号処理ブロックの一
例を示す。原稿はまず露光ランプにより照射され、反射
光は原稿走査ユニット３内のカラー読み取りセンサ６に
より画像ごとに色分解されて読み取られ、増幅回路（プ
リアンプ）８で所定レベルに増幅される。７はカラー読
み取りセンサを駆動するためのパルス信号を供給するＣ
ＣＤドライバーであり、必要なパルス源はシンテムコン
トロールパルスジェネレータ１６で生成される。

第２図（ａ）および第２図（ｂ）は、カラー読み取りセ
ンサおよび駆動パルスを示す。ここで第２図（ａ）は本
実施例で使用されるカラー読み取りセンサを示し、主走
査方向を５分割して読み取るべく６２．５μ−（１７１
８ｍｍ）・１画素として、９７６画素、すなわち本図の
如く１画素を主走査方向にＧ、Ｂ、Ｒで３分割している
ので、トータル１０２４ｘ　３　＝３０７２の有効画素
数を有する。一方、各チップ１８〜２２は同一セラミッ
ク基板上に形成され、センサの１゜３．５番目（１８，
２０，２２）は同一ラインＬＡ上に、２．４番目（１９
，２１）はＬＡとは４ライン分（６２、５μ＠ｘ４＝２
ｓｏμｍ）だけ離れたラインＬＢ上に配置され、原稿読
み取り時には、矢印＾Ｌ方向に走査される。

各５つのＣＣＤにおいて、１，３．５番目は駆動パルス
群０ＤＲＶ５０１　ニ、２．４番目はＥＤＲＶ５０２　
ニよりそれぞれ独立にかつ同期して駆動される。　０Ｄ
ＲＶ５０１に含まれる　０φｌ＾、Ｏφ２Ａ、ＯＲ５と
ＥＤＲＶ５０２　ニ含まれるεφｌ＾、Ｅφ２Ａ、ＥＲ
５はそれぞれ各センサ内での電荷転送りロック、電荷リ
セットパルスであり、１，３．５番目と２．４番目との
相互干渉やノイズ制限のため、互いにジッタのない様に
全く同期して生成される。この為、これらパルスは１つ
の基準発振源０５Ｃ１７（第１図参照）から生成される
。

第３図（ａ）は０ＤＲＶ５０１　、ＥＤＲＶ５０２を生
成する回路ブロック、第３図（ｂ）はそのタイミングチ
ャートであり、第１図示のシステムコントロールパルス
ジェネレータ１６に含まれる。！＃−の０５Ｃ１７より
発生される原クロック　ＣＬＫφを分周したクロックに
φ５４６は０ＤＲＶとＥＤＲＶの発生タイミングを決め
る基準信号５ＹＮＣ２，５ＹＮＣ３を生成するクロック
であり、５ＹＮＣ２，５ＹＮＣ３はｃｐｕバスに接続さ
れた信号線５５０により設定されるプリセッタブルカウ
ンタ２４．２５の設定値に応じて出力タイミングが決定
され、５ＹＮＣ２，５ＹＮＣ３は分周器２６．２７およ
び駆動パルス生成部２８．２９を初期化する。

すなわち５本ブロックに入力されるＨ５ＹＮＣ５４４を
基準とし、全て１つの発振源Ｏ５Ｃより出力されるＣＬ
Ｋφおよび全て同期して発生している分周クロックによ
り生成されているので、０ＤＲＶ５０１とεＤＲＶ５０
２のそれぞれのパルス群は全くジッタのない同期した信
号として得られ、センサ間の干渉による信号の乱れを防
止できる。

ここで、互いに同期して得られたセンサ駆動バフｍ／　
２０ＤＲＶ５０１は１．３．５番目のセンサに、ＥＤＲ
Ｖ５０２は２．４番目のセンサに供給され、各センサ１
８．１９，２０，２１．２２からは駆動パルスに同期し
てビデオ信号ｖ１〜ｖ５が独立に出力され、第１図に示
される各チャンネル毎に独立の増幅回路（プリアンプ）
８で所定の電圧値に増幅され、同軸ケーブル５０８〜５
１２を通して第２図（ｂ）の図示の００５５３８のタイ
ミ”）グでＶｌ、Ｖ３．Ｖ５（７）信号が、ＥＯ５５４
３（７）タイミングでＶ２．Ｖ４の信号がそれぞれ送出
されてビデオ処理ユニットに入力される。

ビデオ処理ユニット４に人力された原稿を主走査方向に
５分割して読み取って得られたカラー画像信号は、従来
では第５図に示すようにサンプル／ホールド回路Ｓ／Ｈ
にてＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３
色に分離される。

従ってサンプル／ホールドされた後は３ｘ５＝１５系統
のアナログ信号処理系となってしまう。

第５図は、入力された１チヤンネル分のカラー画像信号
がサンプルホールドされて増幅された後、＾／Ｄ変換回
路に入力され、マルチプレクス処理されたデジタルデー
タ０ＬＡＴＣＨ０１ｌＴの得られる処理ブロック図を示
す、第６図にそのタイミングチャートを示す。

次に、本発明の一実施例に含まれる点順次振幅コントロ
ール回路について説明する。この点順次振幅コントロー
ル回路を用いることにより、１チヤンネルあたりの信号
処理回路系は１つで済むことになる。そのためのアナロ
グ信号処理回路９について以下に説明する。

前述した５チツプの等倍型カラーセンサにより読み取ら
れたアナログカラー画像信号は、各チャンネルごとに第
１図示のアナログ信号処理回路９にそれぞれ入力される
。各チャンネルに対応する信号処理回路は同一回路であ
るので、チャンネル１　（ｃｈｌ）の回路に関し、第７
図示の処理ブロック図に従い、第８図のタイミングチャ
ートとともに説明する。

人力されるアナログカラー画像信号は第７図示の５ｉＧ
Ａの如＜Ｇ−Ｂ→Ｒの順であり、かつ、３０７２画素の
有効画素以外に、有効画素前に１２画素のカラーセンサ
のホトダイオードと接続されていない空転送部、次に２
４画素のホトダイオード上にアルミニウムで遮蔽した暗
出力部（オプティカルブラック）、３６画素のダミー画
素および有効画素後に２４画素のダミー画素から成る合
計３１５６画素から構成されるコンポジット信号である
（第４図参照）。

アナログカラー画像信号ＳｉＧ＾はバッファ３０に入力
され、インピーダンス変換される。次に、バッファ３０
の出力信号はＳ／Ｈ回路３１によりＳ／）ｌパルスに従
ってコンポジット信号のリセット部が除去され、高速駆
動した場合の波形歪みが取り除かれたＳ／Ｈ出力信号と
なる（第８図のＳ／Ｈ０ＩＩＴ）。

サンプル／ホールドされた点順次カラー信号にはサンプ
リングパルスの周波数で不要成分が含まれているので、
これを除去するために、次にローパスフィルタ（ＬＰＦ
）３２に入る。不要サンプリング周波数成分が除去され
た点順次カラー信号は、増幅器３３に入力され、規定の
信号出力まで増幅されると同時にＡＣ的にＤＣレベルが
変動するアナログカラー信号のＤＣレベル変動が除去さ
れ、増幅器３３の最適動作点に画像信号のＤＣレベルを
固定するためにフィードバッククランプ回路３４によっ
て零レベルクランプされる。

フィードバッククランプ回路はＳ／Ｈ回路３４ａと比較
増幅器３４ｂより構成されており、増幅器３３より出力
されるアナログカラー信号の暗出力部（オプティカルブ
ラック）の出力レベルは’Ｓ／■回路３４ａによって検
出され、比較増幅器３４ｂの反転入力端に入力されるＧ
ＮＤ　（グランド）レベルと比較され、その差分が増幅
器３３にフィードバックされ、増幅器３３の出力の暗出
力部は常にＧＮＤレベルに固定される。

ここでＤに信号はアナログカラー信号の暗出力部の区間
を示す信号であり、Ｓ／Ｈ回路３４ａに供給することに
より、アナログカラー信号の暗出力部のＤＣレベルを水
平走査期間（ＩＨ）に１回検出することができる。

また、零クランプ回路は、次段の点順次振幅コントロー
ル回路で振幅可変時の入力オフセットを除去する目的を
も有している。アナログカラー信号の暗出力部が零クラ
ンプされた信号は、次に点順次振幅コントロール回路に
人力される。ここでは、ＣＰＩＩ制御により点順次色信
号の各色分解信号毎にゲイン調整が行なわれる。

第７図に示す３５ａ、ｂ、ｃはアナログスイッチであり
、ＣＰｕのデータバス５３３を介してデータがセットさ
れ、少なくとも１つのアナログスイッチの組み合わせで
各アッテネータの抵抗分圧比が決定される。それぞれ所
定の分圧比でもって減衰された点順次信号は、バッファ
３６ａ、ｂ、ｃを介してアナログスイッチ３７ａ、ｂ、
ｃにより、ゲート信号ＧＳＥＬ、　ＢＳＥＬ、ＢＳＥＬ
の制御でもって各色分解信号が取り出される。

カラーバランスがとられた点順次信号は次に電圧制御増
幅器（ＶＣＡ）　３８に入り、点順次色信号共通ゲイン
調整が行なわれる。３９はＤハ変換器であり、ＣＰｕの
データバス５３３を介してデータがセットされる。Ｄ／
Ａ変換器出力ＶｏｕｔはＶａｕｔ−、−Ｖｒｓｒ／Ｎ　
　　　　　　Ｏ＜Ｎ＜１となる。ここでＮは入力デジタ
ルコードのバイナリ−分数値である。

３８は乗算器構成の電圧制御増幅器であり、ゲインコン
トロール入力端はＤハ変換器３９の出力端に接続され、
もう片方の入力端には点順次色信号が人力される。Ｄ／
Ａ変換器３９のセットデータとゲインとの関係を第９図
に示す。

原稿走査ユニット３が均一白色板を読′み取った時の＾
／Ｄ変換出力データ（Ｒ，Ｇ、Ｂ）が予め決められた値
になるように、Ｄ／Ａ変換器３９のデータをＣＰｕデー
タバス５３３より設定して、点順次カラー信号レベルを
増幅する。

レベル制御されたアナログカラー信号は次に増幅器４０
に入力され、＾／Ｄ変換器４４の入力ダイナミックレン
ジまで増幅されると同時に、フィードバッククランプ回
路４２と乗算器４３によりＤＣレベルが制御される。

次に、乗算器４３とフィードバッククランプ回路４２よ
り構成されるフィードバッククランプ系について説明す
る。このフィードバッククランプ系は、前段のフィード
バッククランプ回路３４とほぼ同一の構成をとっている
。そしてＳ／Ｈ回路４２ａと比較増幅器４２ｂで構成さ
れるフィードバッククランプ回路の基準電圧を得るため
に、ＣＰＩＩ制御の乗算器４３が接続されている。また
、後述のチャンネルつなぎ補正処理において、読み取っ
た黒レベル画像信号のレベルをシフトする為に、ｃｐｕ
のデータバス５３３を介して内部ラッチにセットされた
デジタルデータにより決定されるレベルで乗算器４３に
よフて基準電圧を可変し、増幅器４０．バッファ４１に
よりて増幅されたアナログカラー信号を基準電圧レベル
にクランプする。

乗算器４３は、第１１図（ａ）に示す様に、マルチプラ
イングＤ／＾変換器５５０とオペアンプ５５２．５５６
及び抵抗値Ｒの抵抗５５３，５５４及び抵抗値２Ｒの抵
抗５５５より構成された全４象限モードの乗算器であり
、　ＣＰｕからセットされた８ビツトのデジタルデータ
に従って第１１図（ｂ）の様に両極性の電圧を出力する
。

バッファ４１は＾／Ｄ変換器４４の入力バッファであり
、そのインピーダンスがＡ／Ｄ　＠理の直線性精度を保
障するＡ／Ｄ内部コンパレータの基準抵抗値以下になる
ように、低出力インピーダンスでかつ高速なバッファと
して構成される。

さて、所定の白レベル、黒レベルに増幅およびＤＣクラ
ンプされた点順次カラー信号は、＾／Ｄ変換器４４に入
力され、デジタルデータＡ／ＥＩ　ＱＵＴとなり、次に
デジタル（３号処理回路とのタイミング合わせと確実な
デジタルデータ送信のためにラッチ回路４５に入る。０
ＬＡＴＣＨＣＬＫでラッチされたラッチ出力データは、
次のデジタル信号処理回路で０ＬＡＴＣ）ｌ　ＣＬＫと
逆極性のラッチクロックによりラッチされることにより
、確実なタイミングでデジタルデータの受信をすること
ができる。チャンネル２〜５のアナログ信号処理回路に
関しても上と同様である。

次に、デジタル変換された各チャンネルの点順次カラー
信号５１３〜５１７は、デジタル信号処理回路１０に入
り、ＦｉＦｏメモリ１１によりチャンネル間の画像つな
ぎが行なわれ、各チャンネルの点順次カラー信号はＲ，
Ｇ、Ｂ三色のパラレル信号となる（５１８〜５２０）。

次に、Ｒ，Ｇ、Ｂ各デジタルカラー信号は、黒補正／白
補正回路１３に入力される。先ず、黒補正回路について
説明する。

チャンネル１〜５の黒レベル出力はセンサに入力する光
量が微小の時、チップ間・画素間のバラツキが大きい、
これをそのまま出力し画像を出力すると、画像のデータ
部にスジやムラが生じる。

そこで、この黒部の出力バラツキを補正する必要がある
。そこで、コピー動作に先立ち、原稿走査ユニット３を
原稿台先端部の非画像領域に配置された均一濃度を有す
る黒色板の位置へ移動し、ハロゲンランプを点灯し、黒
レベル画像信号を本回路に入力する。この画像データの
１ライン分が黒レベルメモリに格納され、黒基準値とな
る（以上、黒基準値取込モード）。

黒レベルデータ０に（ｉ）のデータ数ｉは例えば主走査
方向＾４長手方向の幅を有するとすれば、１６ｐｅｌ／
ａｍでｆａｘ　２９７ｍ＋ａ　＝　４７５２画素／各色
であるが、その長さをカバーするため、６１ｍｍのＣＣ
Ｄチップを５本並べて１ラインとすると、１６Ｘ６１鳳
ｍＸ５＝　４８８０画素／各色に対応するｉ＝１〜４８
８０の値を取り得る。

画像読み込み時には、黒レベルデータＤに（１）に対し
、例えばブルー信号の場合Ｂ＋ｎ（ｉ）−Ｄｍ（ｉ）＝
Ｂｏｕｔ（１）として黒補正出力が得られる（黒補正モ
ード）、同様に、グリーンＧｉｎ、レッドＲｉ’ｎも同
様の制御が行なわれ、黒補正出力６゜ｕｔ＊Ｒｏｕｔと
なる。

次に、白レベル補正（シェーディング補正）回路を説明
する。

白レベル補正は、原稿走査ユニット３を均一な白色板の
位置に移動して照射した時の白色データに基づき、照明
系・光学系やセンサの感度バラツキの補正を行なうもの
である。基本的な回路構成は黒補正回路と同一であるが
、黒補正では減算器にて補正を行っていたのに対し、白
補正では乗算器を用いる点が異なる。０補正時に、まず
原稿走査ユニット３が均一白色板の位置（ホームボジシ
ョン）にある時、即ち複写動作または読み取り動作に先
立ち、露光ランプを点灯させ、均−白レベルの画像デー
タを１ライン分の色レベルメモリに格納する。

例えば、主走査方向へ４長手方向の幅を有するとすれば
、１６ｐｅｌ／ａｍで１６　Ｘ　２９７ｍｍ−４７５２
画素であるが、ＣＣＤ　１チツプの画像データを９７６
画素（１６ｐｅ１７ｍａ　Ｘ　６１ｍｍ）ずつで構成す
ると、９７６　ｘ　５−４８８０画素となる。即ち、少
なくとも白レベルメモリの容量は４８８０バイトであり
、ｉ画素目の白色板データをＷ　（ｉ）とすると、ｉ＝
１〜４８８０となる。

一方、ＩＩ（ｉ）に対してｉ画素目の画素の通常画像の
読み取り値Ｄｔｎ（１）に対し、補正後の画像データは Ｄｏｕｔ（１）・Ｄｉｎ（ｉ）　ｘ　ＦＦＨ／Ｗ（１）
となり、グリーン（Ｇ）、ブルー（Ｂ）、レッド（Ｒ）
各色について白補正が行なわれる。

次に、各種写真フィルムのベースフィルムを読み取った
時に、Ｇ、Ｂ、Ｒ信号のカラーバランスがくずれた時は
ＣＰＵのデータバス５３３を介して再びアナログスイッ
チ３５ａ、ｂ、ｃにデータがセットされ、カラーバラン
スを合わせ、白シェーディング補正が再度行なわれる。

黒補正および白補正が行なわれた３色の画像信号（５２
１へ５２３）は、次に画像処理回路１４に入力される。

そして蝉度データを濃度データに変換する対数変換回路
と、ＣＣＯセンサの色分解フィルタの分光特性補正なら
びにカラープリンタ２において、複写紙に転写される色
トナー（Ｙ、Ｍ、Ｃ）の不要吸収特性の補正を行なう色
補正回路（人力マスキング、出力マスキング）と、各色
成分画像データＹｉ、Ｍｉ、ＣｆによりＭｉｎ（Ｙｉ、
Ｍｉ、Ｃｉ）　（Ｙｉ、Ｍｉ、Ｃｉのうちの最小値）を
算出しこれをスミ（黒）として後に黒トナーを加えるス
ミ入れ回路と、加えた黒成分に応じて各色材の加える量
を減じる下色除去（ＯＣＲ）回路とを通って画像処理さ
れる（第１図の５２４参照）。

次に３色の画像信号はプリンタインターフェース１５に
入力する。インターフェース信号はデジタルビデオ信号
以外に画像送り方向（副走査方向）の同期信号（ＩＴＯ
Ｐ）　、　　１ラスタースキヤンに１回発生するラスタ
ースキャン方向（主走査方向）の同期信号（ＢＤ）、デ
ジタルビデオ信号をカラープリンタ部２に送出するため
の同期クロック（ＶＣＬに）、８０１ｇ号を基にジッタ
ーのないＶＣＬＫを同期して生成される同期信号（Ｈ５
ＹＮＣ）および半二重の双方向シリアル通信のための信
号（ＳＲＣＯＭ）から成る。

これら信号ラインを通してリーダ部からプリンタ部へ画
像情報と指示が送られ、プリンタ部からはプリンタ部の
状態情報、例えばジャム、紙なし、ウェイト等の情報の
相互やりとりが行なわれる。

傅１１ＵＩ倒 上述した実施例においては、カラーバランス調整用の点
順次振幅コントロール回路を、アナログスイッチによる
アッテネータとアナログスイッチによる各色分解信号セ
レクタ構成として説明したが、Ｄ／Ａ変換器を用いるマ
ルチプライング構成としても同様の効果が得られる。こ
れを第１Ｏ図に示す。

第１θ図において、ＣＰＵのデータバス５３３を介した
デジタルデータとＤ／Ａ　ＣＬににより、　Ｄ／Ａ変換
器５１には点順次に切換ねるデータが加えられ、人力信
号に対して点順次の振幅コントロールが行なわれる。

［発明の効果］ 以上説明したように本発明によれば、光電変換素子の出
力信号をアナログ処理する回路系として、点順次に各色
分解信号レベルを複数段にわたって制御を行なう点順次
振幅コントロール回路を用いて構成することにより、各
色毎にサンプル／ホールド回路を通して点順次カラー信
号を同時色信号に分解し、それぞれの色について同様な
信号処理回路を設けてやる必要がなくなる。

また、本発明の一実施例として各種写真フィルムのベー
スフィルムを読み取った場合にも、カラーバランス合わ
せを多種にわたって行なうことができ、特に複数のイメ
ージセンサ−チップから構成されているイメージセンサ
を用いる場合には非常に回路規模を小さくすることが可
能となる。

【図面の簡単な説明】

第１図は本発明を通用した一実施例のデジタルカラー複
写機におけるリーダ部のビデオ信号処理ユニットのブロ
ック図、 第２図（ａ）はカラーＣＣＤセンサの配置図、第２図（
ｂ）は第２図（ａ）に示した各部の信号タイミング図、 第３図（ａ）はＣＣＤ駆助信号生成回路（システムコン
トロールパルスジエネレータ１６内回路）を示す図、 第３図（ｂ）は第３図（ａ）の動作を示すタイミング図
、 第４図はＣＣＤの駆動タイミング図、 第５図は第１図に示したアナログ信号処理回路９の１チ
ヤンネルの従来例を示すブロック図、第６図は第５図に
示した各部の信号タイミング図、 第７図は第１図に示したアナログ信号処理回路９の１チ
ヤンネルの本実施例を示すブロック図、第８図は第７図
に示した各部の信号タイミング図、 第９図は電圧制御型増幅回路の特性図、第１θ図は本発
明の他の実施例を示すアナログ信号処理回路９の１チヤ
ンネルのブロック図、第１１図（ａ）は第７図に示した
乗算器４３の回路図、 第１１図（ｂ）はそのコード表を示す図である。 ２・・・カラーレーザビームプリンタ、３・・・原稿走
査ユニット、 ４・・・ビデオ処理ユニット、 ５・・・コントロールユニット、 ９・・・アナログ信号処理回路、 ｌＯ・・・デジタル信号処理回路。 第９図

Claims (1)

1. 【特許請求の範囲】 １）画像情報を有する記録媒体を照明用光源により照射
   し、光電変換素子から画像信号を出力する画像読取装置
   において、 読取られた点順次アナログ画像信号の各色分解信号レベ
   ルを、点順次信号のまま複数段階でもってそれぞれ振幅
   をコントロールする点順次振幅コントロール手段 を具備したことを特徴とする画像読取装置。 ２）前記記録媒体として写真フィルムを用いたことを特
   徴とする請求項第１項に記載の画像読取装置。