JPH0265365A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数のイメージセンサ−を用いて画像の読み取
りを行なう画像読取装置に関するものである。

［従来の技術］ 従来より、高速画像読み取りに使用されるイメージセン
サ−として、１ラインのイメージセンサにストライブタ
イプの色分解フィルタ（Ｒ，Ｇ、８）を構成して色分解
信号を時分割に点順次で読み出す方式のものが有る。

ここで、上記色分解信号を得るために使用される色分解
フィルタの分光感度特性およびイメージセンサ−自身の
分光感度特性により、低波長域（Ｂフィルタ）は高波長
域（Ｒフィルタ）と比較して分光感度特性が悪くなる。

従って、標準白色板等の基準画像を読み取った時のイメ
ージセンサ−出力信号は点順次にカラーバランスのとれ
たアナログビデオ信号とはならない。そこで色分解信号
のダイナミックレンジ（Ｓ／Ｎ被）を充分に確保するた
めにはアナログビデオ信号処理回路において各色分解信
号のレベル合わせを行なわせる必要がある。そのために
、従来では回路構成のやり易さおよびＡ／Ｄ変換する際
のサンプリングポイントの安定化ということから、点順
次色信号をサンプルホールド（以下ではＳ／）Ｉとする
。）回路によりそれぞれ分離して同時色１３号に直して
やり、それぞれ増幅等の信号処理を行ない、標準白色板
を読み取った時の各色分解信号のレベル合わせをして、
カラーバランス調整を行なっていた。

例えば、原稿を主走査方向に５分割して読み取って得ら
れたカラー画像信号は、第５図に示すようにサンプルホ
ールド回路Ｓ／ＨにてＲ（レッド）、Ｇ（グリーン）、
Ｂ（ブルー）の３色に分離される。従って、Ｓ／Ｈされ
たのちは３ｘ５＝１５系統のアナログ信号処理系となっ
てしまう。第５図に入力された１チャンネル分のカラー
画像信号がサンプルホールド処理され、増幅された後Ａ
／Ｄ変換回路に人力されて、マルチプレクサされたデジ
タルデータ０ＬＡＴＣＩＩ　ＯＵＴの得られる処理ブロ
ック図を示す。第６図にタイミングチャートを示す。

［発明が解決しようとする課題］ しかしながら、上記従来例では、Ｓ／１１回路により点
順次色信号を同時色信号に分離するために、色分解信号
の数だけＳ／Ｈ回路以後の信号処理回路系が必要となる
。例えばＡ４長手幅の２９７１１＋ａ＋を読み取る場合
、シリコン結晶型のイメージセンサ−が高速読み取りに
適しているが、シリコン結晶型の場合、製造上の制約か
ら長いタイプを１チツプで作ることは困難で、複数本を
物理的な配置の工夫で１ラインセンサーとして構成した
ものとなる。

その場合色分解信号の数にイメージセンサ−を構成して
いるデツプ構成本数を掛けた数だけ同形式なＳ／Ｈ回路
以後の信号処理回路系が必要となり非常に大型な回路構
成になるといった欠点があった。

本発明の目的は、このような従来の問題点に着目してな
されたもので、センサーにおいてカラーバランスをとる
ことにより、簡単な回路構成でもって高速なアナログカ
ラービデオ信号処理を可能とする画像読取装置を提供す
ることにある。

［課題を解決するための手段］ 本発明はセンサーチップ上の光電変換部上に３種類の色
分解フィルタを有するカラーラインセンサーと、３種類
の色分解フィルタのうちの２種類の色分解フィルタに重
ね合わせた補色フィルタとを具える。

［作　用］ 本発明によれば、３種類の色分解フィルタ（Ｒ，Ｇ、Ｂ
）に２Ｗｉ類の補色フィルタを重ね合わせたカラーライ
ンセンサーを用い、各色分解信号のカラーバランスをと
ることにより、点順次色信号のままで各色分解信号共通
に振幅を制御することが可能な振幅コントロール手段を
設けることにより、点順次色信号を同時色信号に分離し
て各回路系により振幅調整を行なわなくても、イメージ
センサ−を構成している各チップあたり１系統のＳ／８
回路およびそれ以後の信号処理回路だけで、各色分解（
３号の振幅調整を行なうことが可能となるので、回路構
成が簡単となり装置の小型化が可能となる。

［実施例］ 以下、図面を参照して本発明に係わるカラー画像読取装
置について詳細に説明する。

第１図にカラー画像読取装置の信号処理ブロックの一例
を示す。原稿は、まず露光ランプにより照射され、反射
光は原稿走査ユニット３内のカラー読み取りセンサー６
により画像ごとに色分解されて読み取られ、１ＬｉＪ幅
回路（プリアンプ）８で所定レベルに増幅される。７は
カラー読み取りセンサーを駆動するためのパルス信号を
供給するＣＣＤドライバーであり、必要なパルス源はシ
ステムコントロールパルスジェネレータ１６で生成され
る。

第２図にカラー読み取りセンサーおよび駆動バルスを示
す。第２図（ａ）は本例で使用されるカラー読み取りセ
ンサーであり、主走査方向を５分割して読み取るべく６
２５μＴｏ（１／１６ｍｍ）を１画素として、９７６７
６画素なわち図のごとく１画素を主走査方向にＧ、［１
，Ｒで３分割しているので、トータル１０２４ｘ　３　
＝　３０７２の有効画素数を有する。一方、各デツプ１
８〜２２は同一セラミック基板上に形成され、センサの
ＩＪ、５番目（＋８．２０．２２）は同一ラインしＡ上
に、２．４番目ｕｃｉ、２１）はＬＡとは４ライン分（
８２，５μｍ　ｘ　４　＝２５０　μａ＋）だけ随れた
ラインＬＩｌ上に配置され、原′ｇ４読み取り時は、矢
印ΔＬ力方向走査する。各５つのＣＣＯは、また１、３
．５番目は駆動パルス群０ＤＲＶ５０１　ニ、２．４番
目はＥ［１ＲＶ５０２　ニより、それぞれ独立にかつ同
期して駆動される。

０ＤＩＩＶＳＯＩ　ｋｍ含まれルＯ＜６１Ａ、Ｏφ２Ａ
、０１１５とＥ［１ＲＶ５０２に含まれるＥφｌ＾、Ｅ
φ２Ａ、ＥＲ５はそれぞれ各センサ内での電荷転送りロ
ック、電荷リセットパルスであり、１．３．５番目と２
，４番目との相互干渉やノイズ制限のため、お互いにジ
ッタのないように全く開明し２で生成される。このため
これらパルスは１つの基準発振源０５ＣＩ７（第１図）
から生成される。

第３図（ａ）は０ＤＲＶ５０１　、ＥＤＲν５０２を生
成する回路ブロック、第３図（ｂ）はタイミングチャー
トであり、ｉ１図システムコントロールパルスジェネレ
ータ１６に含まれる。単一の０５Ｃ１７より発生される
原クロックＣＬＫφを分周したクロックにφ５４６は０
ＤＲＶとＥＤＲＶの発生タイミングを決める基準信号５
ＹＮＣ２，５ＹＮＣ３を生成するクロＺｌりであり、５
ＹＮＣ２。

５ＹＮＣ３はＣＰＵバスに接続された信号線５５０によ
り設定されるプリセッタブルカウンタ２４．２５の設定
値に応じて出力タイミングが決定され、５ＹＮＣ２。

５ＹＮＣ３は分周器２５．２７および駆動パルス生成部
２８．２９を初期化する。すなわち、本ブロックに入力
されるＨ５ＹＮＣ５４４を基準とし、全て１つの発振源
Ｏ５Ｃより出力されるＣＬＫφおよび全て同期して発ｔ
し・ている分局クロックにより生成されているので、０
［ＩＲＶ５０１　とＥＤＲＶ５０２　）それぞれのパル
ス群は全くジッタのない同期した信号として得られ、セ
ンサ間の干渉による信号の乱れを防止できる。

ここでお互いに同期して得られたセンサ駆動バ／ｌ／ス
０ＤＲＶ５０１は１，３．５番目ノセンサニ、ＥＤＲＶ
５０２は２．４番目のセンサに供給され、各センサ１８
，１９２０．２１．２２からは駆動パルスに同期してビ
デオ信号Ｖｌ−Ｖ５が独立に出力され、第１図に示され
る各チャンネル毎に独立の増幅回路（プリアンプ）８で
所定の電圧値に増幅され、同軸ケーブル５０８〜５１２
を通して第２図（ｂ）の００５５３８のタイミングでＶ
ｌ、Ｖ３．Ｖ５（７）信号がＥＯ５５４３ノタイミング
でｖ２．ν４の信号が送出されビデオ処理ユニット４に
入力される。

次に本発明である３　ｆｉ！頚の色分解フィルタ（Ｒ，
Ｇ、Ｂ）のうちＲ，Ｇフィルタにそれぞれの補色フィル
タＧｙ、Ｍａを重ね合わせたカラーラインセンサーのフ
ィルタ構成図を第７図に、Ｒ，Ｇ、Ｂフィルタのみの場
合の分光感度特性を第８図（ａ）　　に、Ｍａフィルタ
の分光感度特性を第８図（ｂ）に、Ｃ，ｙフィルタの分
光感度特性を第８図（ｃ）に示し、本発明であるＧフィ
ルタにＭａフィルタを重ね合わせ、ＲフィルタにＣｙフ
ィルタを重ね合わせた時の全体の分光感度特性を示す。

この図から明らかなように色分解信号のカラーバランス
がとれていることがわかる。これによりラインセンサー
１チヤンネルあたりの信号処理回路系は１つで良くこの
アナログ信号処理回路９について次に説明する。

前述した５チツプの等倍型のカラーセンサより読み取ら
れたアナログカラー画像信号は各チャンネルごとに第１
図のビデオ処理ユニット４の一部を構成するアナログ信
号処理回路９にそれぞれ入力される。各チャンネルに対
応する信号処理回路は同一回路であるのでチャンネル１
　（ｃｈｉ）の回路に関し、第９図の処理ブロック図に
従い、第１０図のタイミングチャートとともに説明する
。

入力されるアナログカラー画像信号は、第９図５ｆＧＡ
ノごと＜：Ｇ−Ｂ−４Ｒ（７）順であり、かっ、３０７
２画素の有効画素以外に有効画素前に１２画素のカラー
センサーのホトダイオードと接続されていない空転送部
、次に２４画素のホトダイオード上にＡｊＺで遮蔽した
暗出力部（オプティカルブラック）、３６画素のダミー
画素および有効画素後に２４画素のダミー画素の合計３
１５６画素から構成されるコンポジット信号である（第
４図）。

アナログカラー画像信号５ｉＧＡはバッファ３０に人力
されインピーダンス変換される０次に、バッファ３０の
出力信号はＳ／１１回路３１によりＳ／Ｈパルスに従り
てコンポジット信号のリセット部が除去され、高速駆動
した場合の波形歪みが取り除かれたＳ／Ｈ出力信号とな
る（第８図）ｓ／Ｈ０ＵＴ）、　Ｓ／Ｈされた点順次カ
ラー信号にはサンプリングパルスの周波数で不要成分が
含まれているので、これを除去するために、次にローパ
スフィルタ仙ＰＦ）３２に入る。不要サンプリング周波
数成分が除去された点順次カラー信号は増幅器３３に人
力され、規定の信号出力まで増幅されると同時にへＣ的
にＤＣレベルが変動するアナログカラー信号のＤＣレベ
ル変動を除去し、増幅器３３の最適動作点に画像信号の
ＤＣレベルを固定するためにフィードバッククランプ回
路３４によって零レベルクランプされる。フィードバッ
ククランプ回路はＳ／Ｈ回路３４ａと比較増幅器３４ｂ
より構成されており、増幅器３３より出力されるアナロ
グカラー信号のＯｎ出力部（オプティカル・ブラック）
の出力レベルをＳ／１１回路３４ａによって検出し、比
較増幅器３４ｂのマイナス人力に人力されるＧＮＤレベ
ルと比較され、その差分が増幅器３３にフィードバック
され、増幅器３３の出力の暗出力部は常にＧＮＤ　レベ
ルに固定される。ここでＤＫ倍信号アナログカラー信号
の暗出力部の区間を示す信号であり、Ｓ／１１回路３４
ａに供給することによりアナログカラー信号の暗出力部
のＤＣレベルを水平走査期間（ＩＨ）に１回検出される
。またこの；クランプ回路は次に入る振幅コントロール
回路でゲイン可変時の人力オフセットを除去する目的を
も有している。

アナログカラー信号の暗出力部がτクランプされた信号
は次に振幅コントロール回路（３５，３６，３７）に入
力される。ここではＣＰＵ制御により各Ｒ，Ｇ、Ｂ共通
にゲイン調整が行なわれる。すなわち、３７はＤ／Ａ変
換器でＣＰＵのデータバス５３３を介してデータがセッ
トされ、Ｄ／Ａ出力Ｖ。ｕｔはＶｏｕｔ＝　　Ｖｒｅｒ
＋／Ｎ　　　　　　Ｏ＜Ｎ＜１となる。Ｎは入力ディジ
タルコードのバイナリ分数イ直である。

３６は電圧制御抵抗器で、デュアルゲートＦＥＴ等で構
成されＤ／Ａ出力電圧によりその抵抗値が変化する。

Ｄ／八へ換器３７には先んじて初期データがセットされ
ており、この時のＤ高出力により電圧制御抵抗器３６の
抵抗値（Ｒｖｃ＊）はある決まった値になっている。こ
の時の増幅器３５のゲインはＡＶ”　１　＋　Ｒｒ／　
ＲＶＣＲ となる。ここで８．は増幅器３５の帰還抵抗値を示す。

Ｄ／＾変換器セットデータとゲインとの関係を第１１図
に示す、原稿走査ユニット３が均一白色板を読み取った
時のＡ／［１変換出力データ（Ｒ，Ｇ、Ｂ）があらかじ
め決められた値になるようにＤ／＾変換器３７のデータ
をＣＰｕデータバス５３３より設定して、点順次カラー
信号レベルを増幅する。

レベル制御されたアナログカラー信号は、次に増幅器３
８に入力され、＾／Ｄ変換器４２の人力ダイナミックレ
ンジまで増幅されると同時にフィードバッククランプ回
路４０と乗算器４１によりＯＣレベルが制御される。

次に、乗算器４１とフィードバッククランプ回路４０よ
り構成されるフィードバッククランプ系について説明す
る。このフィードバッククランプ系は前段のフィードバ
ッククランプ回路３４とほぼ同一の構成をとっており、
Ｓ７月回路４０ａと比較増幅器４０ｂで構成されるフィ
ードバッククランプ回路の基準電圧として、ｃｐｕ制御
の乗算器４１が接続され、後述のチャンネルつなぎ補正
において、読み取った黒レベル画像信号のレベルをシフ
トするために、ＣＰＵのデータバス５３３を介して内部
ラッチにセットされたデジタルデータにより決定される
レベルで乗算器４１によりて基準電圧を可変し、増幅器
３８．バッファ３９によって増幅器されたアナログカラ
ー信号を基準電圧レベルにクランプする。

乗算器４１は第１３図（ａ）に示すようにマルチプライ
ングＤ／＾変換器５５０とオペアンプ５５２．５５６お
よび抵抗値Ｒの抵抗５５３，５５４および抵抗値２Ｒの
抵抗５５５より構成された全４象限モードの乗算器であ
り、ＣＰｕからセットされた８　ｂｉｔのディジタルデ
ータに従って、第１３図（ｂ）のように両極性の電圧を
出力する。

バッファ３９はＡ／Ｄ変換器４２の人力バッファでその
出力インピーダンスがＡ／Ｄの直線性精度を保障するＡ
／Ｄ内部コンパレータの基準抵抗値以下になるように低
出力インピーダンスでかつ高速なバッファとして構成さ
れる。

さて、所定の白レベル、黒レベルに増幅およびＤＣクラ
ンプされた点順次カラー信号は、Ａ／Ｄ変換器４２に入
力され、デジタルデータＡ／Ｄ　ＯＵＴとなり、次にデ
ジタル信号処理回路とのタイミング合わせと確実なデジ
タルデータ送信のためにラッチ回路４３に入る。

０ＬＡＣ）Ｉ　ＣＬにでラッチされたラッチ出力データ
は、次のディジタル信号処理回路で０ＬＡＴＣＨＣＬに
と逆極性のラッチクロックによりラッチされることによ
り確実なタイミングでディジタルデータの受信をするこ
とができる。チャンネル２〜５のアナログ信号処理回路
に関しても上と同様である。

次に第１図において、デジタル変換された各チャンネル
の点順次カラー信号５１３〜５１７はデジタル信号処理
回路１０に入り、ＦｊＦｏメモリ１１によりチャンネル
間の画像つなぎが行なわれ、各チャンネルの点順次カラ
ー信号は、Ｒ，Ｇ、Ｂ三色のパラレル信号となる（５１
８〜５２０）。

次にＩｔ、Ｇ、Ｂ各デジタルカラー信号は、黒補正／白
補正回路１３に入る。先ず黒補正回路について説明する
。チャンネル１〜５の黒レベル出力はセンサーに人力す
る光量が微少の時、チップ間画素間のバラツキが大きい
。これをそのまま出力し画像を出力すると、画像のデー
タ部にスジやムラが生じる。そこでこの黒部の出力バラ
ツキを補正する必要が有る。コピー動作に先立ち、原稿
走査ユニット３を原稿台先端部の非画像領域に配置され
た均一濃度を有する黒色板の位置へ移動し、ハロゲンを
点灯し、黒レベル画像信号を本回路に入力する。この画
像データの１ライン分が黒レベルメモリに格納され黒基
準値となる（以上黒基準値取込モード）。

黒レベルデータＤＫ　（ｊ）のデータ数ｉは、例えば主
走査方向Ａ４長手方向の幅を有するとすれば、１６ｐｅ
ｌ／ｍｌｌで１６ｘ２９７ｍｍ　＝４７５２画素／各色
であるが、その長さをカバーするため、６１ｍａ＋のＣ
ＣＤチップを５本並べて１ラインとすると、１６　Ｘ　
６１ｍ１Ｘ　５　＝　４８８０画素／各色に対応するｉ
＝１〜４８８０の値を取り得る。

画像読み込み時には黒レベルデータＤに（ｉ）に対し、
例えばブルー信号の場合、Ｂｉｎ（ｉ）−Ｄに（ｉ）＝
Ｂｏｕｔ（ｉ）　　として点補正出力が得られる（黒補
正モード）。同様にグリーンＧｉｎ　、　　レットＲ４
口も同様の制御が行なわれ、点補正出力Ｇｏｕｔ、Ｒｏ
ｕｔとなる。

次に白レベル補正（シェーディング補正）回路を説明す
る。白レベル補正は原稿走査ユニット３を均一な白色板
の位置に移動して照射した時の白色データに基づき、照
明系、光学系やセンサーの感度バラツキの補正を行なう
。基本的な回路構成は黒補正回路と同一であるが、黒補
正では減算器にて補正を行なっていたのに対し、白補正
では乗算器を用いる点が異なる。白補正時に、まず原稿
走査ユニット３が均一白色板の位置（ホームポジション
）にある時、すなわち複写動作または読み取り動作に先
立ち、露光ランプを点灯させ、均−白レベルの画像デー
タを１ライン分の白レベルメモリに格納する。

例えば主走査方向＾４長手方向の幅を有するとすれば、
１６ｐｅｌ／ｍｍで１６　ｘ　２９７ｍｍ　＝　４７５
２画素であるが、ＣＣ［ｌ　１チツプの画像データを９
７６画素（ｌａｐｅｌ／ａＩＩｘ６１ｍｎ）ずつで構成
すると、９７６Ｘ５＝　４８８０画素となり、すなわち
少なくとも白レベルメモリの容量は４８８０バイトあり
、ｉ画素目の白色板データをＷ（１）とするとｉ＝１〜
４８８０となる。

一方Ｗ　（ｉ）に対し、ｉ画素目の画素の通常画像の読
み取り値Ｄｉｎ（ｉ）に対し、補正後の画像データはＤ
ｏｕｔ（ｉ）　　＝　Ｄｉｎ（ｉ）　ｘ　ＦＦ、／Ｗ（
ｉ）となり、グリーン（Ｇ）、ブルー（Ｂ）、レット（
Ｒ）各色について白補正が行なわれる。

黒補正および白補正が行なわれた３色の画像信号（５２
１〜５２３）は次に画像処理回路１４に入り、輝度デー
タを濃度データに変換する対数変換回路。

ＣＣＯセンサーの色分解フィルタの分光特性補正および
カラープリンタ２において転写紙に転写される色トナー
（Ｙ　、　Ｍ　、　Ｃ）の不要吸収特性の補正を行なう
色補正回路（人カマスキング、出力マスキング）、また
各色成分画像データＹｉ、Ｍｉ　、ＣｉによりＫｉｎ（
Ｙｆ、Ｍｉ、Ｃｊ）　（Ｙｉ、Ｍｆ、［：ｆのうちの最
小値）を算出し、これをスミ（黒）として後に黒トナー
を加えるスミ入れ回路と加えた黒成分に応じて各色材の
加える量を減じる下色除去（ＩＩｃＲ）回路を通って画
像処理される（第１図５２４）。

次に３色の画像信号はプリンターインターフェース１５
に入る。インターフェース信号はデジタルビデオ信号以
外に画像送り方向（副走査方向）の同期信号（ＴＴＯＰ
）、　　１ラスタースキヤンに１回発生するラスタース
キャン方向（主走査方向）の同期信号（ＢＤ）、デジタ
ルビデオ信号をカラープリンタ部２に送出するための同
期クロック（ＶＣＬＫ）、ＢＤ（３号をもとにジッター
のないＶＣＬにと同期して生成される同期信号（ＩＩＳ
ＹＮＣ）および半二重の双方向シリアル通信のための信
号（ＳＲＣＯＭ＞から成る。これら信号ラインを通じて
リーダ部からプリンタ部へ画像情報と指示が送られ、プ
リンタ部からはプリンタ部の状態情報例えばジャム、紙
なし、ウェイト等の情報の相互やりとりが行なわれる。

なお、前記実施例においては、３ｆ！ｉｉ類の色分解フ
ィルタはＲ，Ｇ、Ｂフィルタとして、また２種類の補色
フィルタはＣｙ、ｕｓ　フィルタとして説明したが、他
の構成でも良いことは勿論で、例えば３種類の色分解フ
ィルタににｙ、Ｇ、Ｙｅフィルタを、２種類の補色フィ
ルタをＲ，Ｍａとしても構成できる。また振幅コントロ
ール回路をゲイン可変増幅回路として構成したが、これ
をアクテネータ回路と後段に増幅回路を設けて構成した
としても同様の結果が得られる。これを第１２図に示す
。また本実１Ｍ例の説明においては電子写真を用いたカ
ラー画像形成装置を例にしたが、電子写真に限らずイン
、クジエツト記録、サーマル転写記録等の種々の記録法
を通用することも可能である。また、複写装置として読
取部と像形成部が近接して配置された例を説明したが、
勿論離隔させて通信線路により画像情報を伝達する形式
でも勿論本発明を適用できる。

以上のように、３種類の色分解フィルタに２ｆ！１１類
の補色フィルタを瓜ね合わせたカラーラインセンサーを
用い、各色分解信号のカラーバランスをとることにより
、点順次色信号のままで各色分解信号共通に振幅を制御
することが可能な振幅コントロール手段を設けることに
より、各色毎にＳ／）１回路を通して点順次色信号を同
時色信号に分離し、それぞれの色について同様な信号処
理回路を設けてやる必要がなくなり、イメージセンサチ
ップ１チヤンネルあたり１つの信号処理回路系で済む。

［発明の効果］ 以上説明したように本発明によれば信号処理系がＦ３４
Ｌになり、特に複数のイメージセンサ−チップから構成
されているイメージセンサ−においては非常に回路規模
を小さくすることが可６ヒとなる。

【図面の簡単な説明】

第１図は本実施例のデジタルカラー複写機におけるソー
ダ部のビデオ信号処理ユニットのブロック図、 第２図（ａ）はカラーＣＣＤセンサーの配置図、第２図
（ｂ）は第２図（ａ）の各部の信号タイミング図、 第３図（ａ）はＣＣＯ駆動信号生成回路（システムコン
トロールハルスジ；ネレータ１６内回路）を示す図、第
３凹（ｂ）１２第３図（ａ）の各部の信号タイミン７′
図。 第４図はＣＣＤの駆動タイミング図、 第５図はアナログ信号処理回路の１チヤンネルの従来例
を示すブロック図、 第６図は第５図の各部の信号タイミング図、第７図は本
発明の色分解フィルタ構成図、第８図（ａ）はＲ，Ｇ、
Ｂフィルタのみの場合の分光感度特性図、 第８図（ｂ）はＭａフィルタの分光感度特性図、第８図
（Ｃ）はｃｙフィルタの分光感度特性図、第８図（ｃｌ
）は本発明の色分解フィルタの分光感度特性図、 第９図は第１図のアナログ信号処理回路９の１チヤンネ
ルの本実施例を示すブロック図、第１０図は第９図の各
部の信号タイミング図、第１１図は電圧制御型増幅回路
の特性図、第１２図は本発明の他の実施例を示すアナロ
グ信号処理回路９の１チヤンネルのブロック図、第１３
図（ａ）は第９図の乗算器４１の回路図、第１３図（ｂ
）はそのコード表を示す図である。 ＩＱ　ｔｏ　　ｌ（Ｊ 第 図（ｂ） 第 図 波長（ｎｍ　） 第 図 第 図 （ｂ） シＡ〔 天 （ｎｍ） 第 図 （Ｃ） 第 図 （ｄ） 第 図 テ・−夕へ・ス５３３ 第１３ 図 第１３ 図 （ｂ）

Claims (1)

1. 【特許請求の範囲】 １）センサーチップ上の光電変換部上に３種類の色分解
   フィルタを有するカラーラインセンサーと、 該３種類の色分解フィルタのうちの２種類の色分解フィ
   ルタに重ね合わせた補色フィルタとを具えたことを特徴
   とする画像読取装置。 ２）請求項１記載の画像読取装置において、３種類の色
   分解フィルタをレッド、グリーン、ブルーとし、２種類
   の補色フィルタをシアン、マゼンタとしたことを特徴と
   する画像読取装置。