JPH02134072A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はイメージセンサを用いて画像の読み取りを行な
う画像読取装置に関するものである。

［従来の技術］ 従来より、高速画像読み取りに使用されるイメージセン
サとして、１ラインのイメージセンサにストライブタイ
プのフィルタを構成して色分解信号と時分割に点順次で
読み出す方式のものがある。

上記イメージセンサ出力の色分解信号は、センサ駆動時
のリセットパルスによる画像信号以外の不要成分が含ま
れており、これを取り除くために、またアナログ信号で
ある色分解信号をディジタル信号に変換してディジタル
画像信号処理するために使用されるＡ／Ｄ変換器のサン
プリングポイントの安定化のために、サンプルホールド
回路が用いられている。

通常、上記サンプルホールド回路に供給されるサンプル
パルスの時間軸上での位置は、固定のものどなっている
。

［発明が解決しようとする課題］ しかしながら、上記従来例では、サンプルパルスの時間
軸上の位置が固定であるため、イメージセンサを低速で
駆動し低速読み取りを行なう場合に比較して、高速読み
取りを行なう場合には、イメージセンサの色分解信号の
波形においてサンプルパルスで最も信号レベルの大なる
部分を安定にサンプルホールドすることができるポイン
トが狭くなってくる。

このために、イメージセンサのチップ特性のバラツキに
よるセンサ出力信号波形バラツキ及びイメージセンサ出
力信号を画像処理部へ伝送するための伝送路特性バラツ
キによる伝送遅延時間バラツキにより、最適サンプルポ
イントからずれてしまって、最大信号レベルが得られな
くなり、Ｓ／Ｎ比が悪くなるといった欠点がみられた。

よって本発明の目的は、簡単な回路構成でもって、Ｓ／
Ｎ比の高い高性能なアナログカラービデオ信号処理を可
能とする画像読取装置を提供することにある。

［課題を解決するための手段］ かかる目的を達成するために、本発明は画像情報が記載
されている媒体を照明用光源により照射し、光信号をイ
メージセンサにより電気信号として出力する画像読取装
置において、複数の出力タップを有してサンプルパルス
を遅延する遅延手段と、遅延手段から出力されるサンプ
ルパルスを選択する選択手段と、選択手段から出力され
るサンプルパルスに応答してイメージセンサの出力信号
をサンプルホールドするサンプルホールド手段とを具備
したものである。

［作　用］ 本発明によれば、複数の出力タップを有する遅延手段及
びその選択手段を設け、ｃｐｕ制御などにより最適なサ
ンプルパルス位置を調整することが可能となる。その結
果として、センサチップの特性バラツキ及び伝送路遅延
時間バラツキに拘らず、イメージセンサの高速読み取り
に起因したＳ／Ｎ比の劣化を防止することができる。

〔実施例〕

以下、図面を参照して本発明に係わるカラー画像読取装
置の一実施例について詳細に説明する。

第１図はカラー画像読取装置の信号処理ブロックの一例
を示す、原稿は、まず露光ランプにより照射され、反射
光は原稿走査ユニット３内のカラー読み取りＣＣＤセン
サ６により画像ごとに色分解されて読み取られ、増幅回
路（プリアンプ）８で所定レベルに増幅される。

７はカラー読み取りセンサを駆動するためのパルス信号
を供給するＣＣＤ　ドライバであり、必要なパルス源は
システムコントロールジェネレータ１６で生成される。

第２図（ａ）はカラー読み取りＣＣＤセンサを、第２図
（ｂ）は駆動パルスを示す。

第２図（ａ）は本実施例で使用されるカラー読み取りセ
ンサの構成を示し、主走査方向を５分割して読み取るべ
く　６２．５μｍ　（１／１８ａ＋ｍ）を１画素として
９７６画素、即ち図のごとく１画素を主走査方向にＧ、
Ｂ、Ｒで３分割しているので、トータル１０２４ｘ　３
　＝３０７２の有効画素数を有する。

一方、各チップ１８〜２２は同一セラミック基板上に形
成され、センサの１．３．５番目（１８，２０゜２２）
は同一ラインＬＡ上に、２．４番目（１９，２１）はＬ
八とは４ライン分（６Ｃ３μｍ　Ｘ　４　＝２５０　μ
ｓ　）だけ離れたラインＬＢ上に配置され、原稿読み取
り時は、矢印ＬＡ力方向走査する。

各５つのＣＣＤのうち、１，３．５番目は駆動パルス群
０ＤＲＶ　５０１に、２．４番目はＥＤＲＶ　５０２に
より、それぞれ独立にかつ同期して駆動される。

０ＤＲＶ　５０１に含まれるＯφｌ＾、　０φ２＾、　
ＯＲ５とＥＤＩＩＶ５０２に含まれるＥφＩＡ、　　Ｅ
φ２＾、　ＥＲ５はそれぞれ各センサ内での電荷転送り
ロック、電荷リセットパルスであり、１，３．５番目と
２．４番目との相互干渉やノイズ制限のため、互いにジ
ッタのない様に全く同期して生成される。この為、これ
らパルスは１つの基準発振器Ｏ５Ｃ１７（第１図参照）
から生成される。

第３図（ａ）は０ＤＲＶ　５０１．　ＥＤＲＶ　５０２
を生成する回路（第１図システムコントロールパルスジ
ェネレータ１６に含まれる）を、第３図（ｂ）はそのタ
イミングチャートを示す、単一のＯ５Ｃ１７より発生さ
れる原クロックＣＬＫφを分周したクロックにφ５４６
は０ＤＲＶとＥＤＲＶの発生タイミングを決める基準信
号５ＹＮＣ２，５ＹＮＣ３を生成するクロックである。

この５ＹＮＣ２，５ＹＮＣ３はＣＰυバスに接続された
信号線５５０により設定されるプリセッタブルカウンタ
２４、２５の設定値に応じて出力タイミングが決定され
、５ＹＮＣ２，５ＹＮＣ３は分周器２６．２７及び駆動
パルス生成部２８．２９を初期化する。すなわち、本ブ
ロックに入力されるＨ５ＹＮＣ５４４を基準とし、全て
１つの発振器Ｏ５Ｃより出力されるＣＬＫφ及び全て同
期して発生している分周クロックにより生成されている
ので、０ＤＲＶ　５０１とＥＤＲＶ５０２のそれぞれの
パルス群は全くジッタのない同期したイｇ号として得ら
れ、センサ間の干渉による信号の乱れを防止できる。

ここで、互いに同期して得られたセンサ駆動バＪレス０
ＤＲＶ　５０１は１，３．５番目のセンサに、ＥＤＲＶ
５０２は２．４番目のセンサに供給され、各センサ１８
、１９．２０．２１．２２からは駆動パルスに同期して
ビデオ信号■１〜ｖ５が独立に出力され、第１図に示さ
れる各チャネル毎に独立の増幅回路（プリアンプ）８で
所定の電圧値に増幅され、同軸ケーブル５０８〜５１２
を通して第２図（ｂ）の００５５３８のタイミングでＶ
ｌ、Ｖ３．Ｖ５の信号が、ＥＯ５５４３のタイミングで
Ｖ２．Ｖ４の信号が送出され、ビデオ処理ユニット４に
入力される。

ビデオ処理ユニット４に入力された原稿を主走査方向に
５分割して読み取って得られたカラー画像イ＝号は、各
チャネルごとに第１図のアナログ信号処理回路９にそれ
ぞれ入力される。各チャネルに対応する信号処理回路は
同一回路であるので、チャネル１（ｃｈｉ）の回路に関
し、第５図の処理ブロック図に従い、第６図のタイミン
グチャートと共に説明する。

入力されるアナログカラー画像信号は第５図ＳｉＧ＾の
ごと＜Ｇ−Ｂ−Ｒの順であり、かつ、３０７２０７２画
素画素以外に、有効画素前に１２画素のカラーセンサの
ホトダイオードと接続されていない空転送部１次に２４
画素のダイオード上にＡｉで遮蔽した暗出力部（オプテ
ィカルブラック）、３６画素のダミー画素、及び有効画
素後に２４画素のダミー画素の合計３１５６１５６画素
成されるコンポジット信号である（第４図参照）。

アナログカラー画像信号ＳｉＧ＾はバッファ３０に入力
され、インピーダンス変換される。次に、バッファ３０
の出力信号は本実施例特有のＳ／Ｈ（サンプル／ホール
ド）回路３１に入る。

第７図は、上記Ｓ／Ｈ回路３１の内部構成の一実施例を
示す、Ｓ／Ｈ回路３１に入力されたセンサ出力信号は、
アナログ・スイッチ４５に入る。これはＦＥＴ等により
構成され、ゲート信号５５８が論理“Ｈ”のとぎ導通状
態となり、アナログ・スイッチ４５は低インピーダンス
となる。また論理“Ｌ”のとき非導通状態となり、アナ
ログ・スイッチ４５は高インピーダンスとなる。

ゲート信号５５８はＳ／Ｈパルスより生成される。Ｓ／
Ｈパルスは先ずアクティブ・デイレーライン（Ｄ、Ｌ、
）　４９に入る。ここで、ある同一の遅延時間差を持っ
た複数のパルスとして出力される（出力ライン５５９〜
５６４）。出力ライン５５９に出力されるパルスの遅延
時間をτ。とすると、出力ライン５６０には２てり、出
力ライン５６１には３τＤ、同様にして出力ライン５６
４には６τＤの遅延時間を有するパルスが出力される。

次にこれらのパルスはセレクタ４８に入る。ここではＣ
ＰＵのデータバス５３３により遅延パルス５５９〜５６
４のうちいずれか１つが選択されて出力され、ゲート信
号５５８となる。

今、ＣＰｕが最も遅延時間の短いパルス５５９を選択し
ていたとする（第８図（ｂ）参照）。

ゲート信号５５８が”Ｈ”になると、アナログ・スイッ
チ４５は導通し、ホールドコンデンサ・唱６が充電され
、ゲート信号５５８が“Ｌ”になる直前のセンサ出力電
圧をホールドする。ここで、ホールドされた電圧の減衰
を防ぐために、ＦＥＴバッファ４７で受けて出力される
（第６図Ｓ／ＨＯＯＴ参照）。

サンプル／ホールドされたセンサ信号にはサンプリング
パルスの周波数で不要成分が含まれているので、これを
除去するために、次にローパスフィルタ（ＬＰＦ）３２
に入る。

不要サンプリング周波数成分が除去されたカラー信号は
増幅器３３に入力され、規定の信号出力まで増幅される
と同時に、ＡＣ的にＤＣレベルが変動するアナログカラ
ー信号のＤＣレベル変動を除去し、増幅器３３の最適動
作点に画像信号のＤＣレベルを固定するために、フィー
ドバッククランプ回路によって零レベルクランプされる
。このフィードバッククランプ回路はＳ／Ｈ回路３４ａ
と比較増幅器３４ｂより構成されており、増幅器３３よ
り出力されるアナログカラー信号の暗出力部（オプティ
カル・ブラック）の出力レベルをＳ／Ｈ回路３４ａによ
って検出し、比較増幅器３４ｂのマイナス入力に入力さ
れるＧＮＤレベルと比較され、その差分が増幅器３３に
フィードバックされ、増幅器３３の出力の暗出力部が常
にＧＮＤレベルに固定される。

ここで、Ｄに信号はアナログカラー信号の暗出力部の区
間を示す信号であり、Ｓ／Ｈ回路３４ａに供給すること
によりアナログカラー信号の暗出力部のＤＣレベルを水
平走査期間（Ｉ　Ｈ）に１回検出する。また、この零ク
ランプ回路は次に入る振幅コントロール回路で振幅調整
時の入力オフセットを除去する目的をも有している。

アナログカラー信号の暗出力部が零クランプされた信号
は、次に振幅コントロール回路に入力される。ここでは
、ＣＰｔ１制御によりゲイン調整が行なわれる。

３７はＤ／Ａ変換器であり、ＣＰＩＩのデータバス５３
３を介してデータがセットされ、Ｄ／Ａ変換出力Ｖｏｕ
ｔは １１０ｕｔ＝−Ｖ、ｔ＋　／Ｎ　　（０＜Ｎ＜１）とな
る、ここで、Ｎは入力ディジタルコードのバイナリ分数
値である。

３６は電圧制御抵抗器であり、デュアルゲートＦＥＴ等
で構成され、Ｄ／Ａ出力電圧によりその抵抗値が変化す
る。Ｄ／Ａ変換器３７には先んじて初期データがセット
されており、このデータ時のＤ／Ａ変換出力により、電
圧制御抵抗器３６の抵抗値（ＲｖｃＲ）はある決まった
値になっている。この時のゲインは、 ＾ｖＲ＝　１　＋　Ｒｆ／　ＲＩＴＣＲとなる。ここで
Ｒｆは増幅器３５の帰還抵抗を示す。

Ｄ／Ａセットデータとゲインとの関係を第９図に示す。

サンプルパルス位置自動調整モード時には、Ｄ／Ａ変換
器３７のセットデータは一定で増幅器３５のゲインは一
定であるが、後の動作になる白レベル調整モード時には
、原稿走査ユニット３が均一白色板を読み取ったＡ／Ｄ
出力データが規定値になるようにＤ／Ａ変換器３７のセ
ットデータをＣＰＩＩデータバス５３３より設定して、
各Ｒ，Ｇ、Ｂ信号につき増幅器３５のゲインを可変し、
カラーバランスをとる。レベル制御されたアナログカラ
ー信号は次に増幅器３８に入力され、Ａ／Ｄ変換器４３
の入力ダイナミックレンジまで増幅されると同時に、フ
ィードバッククランプ回路４０と乗算器４１によりＤＣ
レベルが制御される。

次に、乗算器４１とフィードバッククランプ回路４０よ
り構成されるフィードバッククランプ系について説明す
る。このフィードバッククランプ系は前段のフィードバ
ッククランプ回路３４とほぼ同一の構成をとっており、
Ｓ／Ｈ回路４０ａと比較増幅器４０ｂで構成されるフィ
ードバッククランプ回路の基準電圧として、ＣＰＩＪ制
御の乗算器４１が接続され、後述のチャンネルつなぎ補
正において、読み取った黒レベル画像信号のレベルをシ
フトする為にＣＰｕのデータバス５３３を介して内部ラ
ッチにセットされたデジタルデータにより決定されるレ
ベルで乗算器４１によって基準電圧を可変し、増幅器３
８．バッファ３９によって増幅されたアナログカラー信
号を基準電圧レベルにクランプする。

乗算器４！は第１１図（ａ）に示す様にマルチプライン
グＤ／Ａ変換器５５０とオペアンプ５５２．５５８及び
抵抗値Ｒの抵抗５５３．５５４及び抵抗値２Ｒの抵抗５
５５より構成された全４象限モードの乗算器であり、Ｃ
Ｐｕからセットされた８ビツトのディジタルデータに従
って、第１１図（ｂ）の様に両極性の電圧を出力する。

次に、各Ｒ，Ｇ、Ｂ信号はマルチプレクス回路（ＭＰＸ
）４２　ｋｍ入る。ココテは、Ｓ７８回路により、点順
次アナログ信号が同時色信号となっているのをＲ５ＥＬ
、　ＧＳＥＬ、　ＢＳＥＬ信号により、再び点順次信号
に変換する。

次に、点順次カラー信号はＡ／Ｄ変換器４３に入力され
、デジタルデータＡ／Ｄ　０１ｌＴとなり、デジタル信
号処理回路とのタイミング合わせと確実なデジタルデー
タ送信のためにラッチ回路４４に入る。０ＬＡＴＣ）ｌ
　ＣＬにでラッチされたラッチ出力データは、次のデジ
タル信号処理回路で０ＬＡＴＣＨＣＬＫと逆極性のラッ
チクロツタによりラッチされることにより、確実なタイ
ミングでデジタルデータの受信をすることができる。

このようにしてデジタル信号となった画像データの一部
あるいは全てが、後述するディジタル信号処理回路にお
いて、−旦メモリに蓄えられる。

次に、ｃｐｕデータバス５３３を介してＳ／Ｈ回路３１
のセレクタ４８を制御し、Ｓ／Ｈパルスの次に遅延時間
の長いもの（ライン５６ｏ）を選択し、出力ライン５５
８に出力する（第８図（Ｃ）参照）。

第８図（Ｃ）よりゲート信号の立下がりでのホールド電
圧が（ｂ）に比べて大きくなり、この時点におけるデジ
タル画像データの方をメモリに蓄える０次に再び、ＣＰ
Ｕデータバス５３３を介してＳ／Ｈ回路３１のセレクタ
４８を制御し、Ｓ／Ｈパルスの次に遅延時間の長いもの
（ライン５６１）を選択し、出力ライン５５８に出力す
る（第８図（ｄ）参照）、第８図（ｄ）よりゲート信号
の立ち下がりでのホールド電圧が（Ｃ）に比べて小さく
なるので、第８図（ｃ）のゲート信号位置を最適サンプ
ルポイントとして固定し、サンプルパルス位置自動調整
モードは終了する。

チャンネル２〜５のアナログ信号処理回路に関しても上
述と同様である。

次に、デジタル変換された各チャンネルの点順次カラー
信号５１３〜５１７はデジタル信号処理回路ｌＯに入り
、ＦＩＦＯメモリ１１によりチャンネル間の画像つなぎ
が行なわれ、各チャンネルの点順次カラー信号はＲ，Ｇ
、Ｂ三色のパラレル信号となる（５１８〜５２０）。

次に、Ｒ，Ｇ、Ｂ各デジタルカラー信号は黒補正／白補
正回路１３に入る。先ず、無補正回路について説明する
。

チャンネル１〜５の黒レベル出力はセンサに入力する光
量が微小の時、チップ間画素間のバラツキが大きい、こ
れをそのまま出力し画像を出力すると、画像のデータ部
にスジやムラが生じる。そこで、この黒部の出力バラツ
キを補正する必要がある。

コピー動作に先立ち、原稿走査ユニットを原稿台先端部
の非画像領域に配置された均一濃度を有する黒色板の位
置へ移動し、ハロゲン灯を点灯し、黒レベル画像信号を
本回路に入力する。この画像データの１ライン分が黒レ
ベルメモリに格納され、黒基準値となる（以上、黒基準
値取込モード）。

黒レベルデータＤＫ（ｉ）のデータ数ｉは、例えば主走
査方向Ａ４長手方向の幅を有するとすれば、１６ｐｅｌ
／ｍｍでｔａｘ　２９７ａ＋ａ＋　＝　４７５２画素／
各色　であるが、その長さをカバーするために６１ｏｎ
のＣＣＤチップを５本並べて！ラインとすると、１６ｘ
　８１ｍｇｘ　５”　４８８０画素／各色　に対応する
ｉ＝１〜４８８０の値を取り得る。

両像１売み込み時には、黒レベルデータＤに（ｉ）に対
し、例えばブルー信号の場合Ｂｉｎ（ｉ）−Ｄに（ｉ）
；１１ｏｕｔ（＋）として無掃正出力が得られる（黒補
正モード）、同様にグリーンＧｉｎ、レッドＲ４ｎも同
様の制御が行なわれ、無掃正出力Ｇｏｕｔ、　Ｒｏｕｔ
となる。

次に、白レベル補正（シェーディング補正）回路を説明
する。

白レベル補正は、原稿走査ユニット３を均一な白色板の
位置に移動して照射した時の白色データに基づき、照明
系、光学系やセンサーの感度バラツキの補正を行なう。

基本的な回路構成は黒補正回路と同一であるが、黒補正
では減算器にて補正を行なっていたのに対し、白補正で
は乗算器を用いる点が異なる。０補正時に、まず、原稿
走査ユニット３が均一白色板の位置（ホームポジション
）にある時、即ち、複写動作又は読み取り動作時に先立
ち、露光ランプを点灯させ、均−白レベルの画像データ
を１ライン分の白レベルメモリに格納する。

例えば、主走査方向Ａ４長手方向の幅を有するとすれば
１６ｐｅｌ／ａｍで１６Ｘ　２９７ａ＋ｍ　＝　４７５
２画素であるが、ＣＣＤ　１チツプの画像データを９７
６画素（１６ｐｅｌ／ｍｍＸ　６ｂａＩ１１）ずつで構
成すると９７６ｘ５＝４８８０画素となり、即ち、少な
くとも色レベルメモリの容量は４８８０バイトあり、ｉ
画素目の白色板データをＷ（ｉ）とするとｉ＝１〜４８
８０となる。一方、Ｗ（＋）についてｊ画素目の画素の
通常画像の読み取り値Ｄｉｎ（ｉ）に対し、補正後の画
像データはＤｏｕｔ（ｉ）　　＝Ｄｉｎ（ｉ）ｘＦＦ、
　／Ｗ（＋）となり、グリーン（Ｇ）、ブルー（Ｂ）、
レッド（Ｒ）各色について白補正が行なわれる。

黒補正及び白補正が行なわれた３色の画像信号（５２１
〜５２３）は、次に画像処理回路１４に入り、輝度デー
タを濃度データに変換する対数変換回路。

ＣＣＤセンサの色分解フィルタの分光特性補正及びカラ
ープリンタ２において転写紙に転写される色トナー（Ｙ
、Ｍ、Ｃ）の不要吸収特性の補正を行なう色補正回路（
入力マスキング、出力マスキング）、また各色成分画像
データＹ１．　Ｍｉ、　ＣＩによりＷｉｎ（Ｙｉ、　Ｍ
ｉ、　Ｃｉ）　　（Ｙｌ、　Ｍｉ、　Ｃｉのうちの最小
値）を算出しこれをスミ（黒）として後に黒トナーを加
えるスミ入れ回路と、加えた黒成分に応じて各色材の加
える量を減じる下色除去（ｕｃＲ）回路を通って画像処
理される（第１図５２４参照）。

次に、３色の画像信号はプリンタインタフェース１５に
入る。インタフェース信号は、デジタルビデオ信号以外
に、画像送り方向（副走査方向）の同期信号（ＩＴＯＰ
）　、　　１ラスタースキヤンに１回発生ずるラスター
スキャン方向（主走査方向）の同期信号（ＢＤ）　、デ
ジタルビデオ信号をカラープリンタ部２に送出するため
の同期クロック（ＶＣＬＫ）。

ＢＤ侶信号もとにジッターのないｖＣＬにと同期して生
成される同期信号（Ｈ５ＹＮＣＩ及び半二重の双方向シ
リアル通信のための信号（ＳＲＣＯＭ）から成る。これ
ら信号ラインを通してリーダ部からプリンタ部へ画像情
報と指示が送られ、プリンタ部からはプリンタ部の状態
情報、例えばジャム、紙なし、ウェイト等の情報の相互
やりとりが行なわれる。

次に、他の実施例について説明する。

上述した本実施例においては、複数のＳ／Ｈパルスの遅
延出力を得るためにアクティブ・デイレーラインを用い
て構成したが、これをシフトクロックでもってシフトク
ロックの半周期ずつＳ／Ｈパルスを遅延させてゆくシフ
トレジスタにより構成したとしても同様の結果が得られ
る。これを第１Ｏ図に示す（第７図と同じ構成の部分は
同一符号を使用）。

また、先に述べた実施例の説明においては電子写真を用
いたカラー画像形成装置を一例にしたが、電子写真に限
らず、インクジェット記録。

サーマル転写記録等の種々の記録法を適用することも可
能である。

さらに、先に述べた実施例では複写装置として読取部と
像形成部が近接して配置された例を説明したが、離隔さ
せて通信線路により画像情報を伝達する形式でも勿論本
発明を適用することが可能である。

［発明の効果］ 以上説明したとおり本発明によれば、複数の出力タップ
を有する遅延手段及びその選択手段により最適なサンプ
ルパルス位置を自動調整することが可能となるので、特
にイメージセンサを高速駆動した際のセンサチップ特性
バラツキによるセンサ出力波形バラツキ及び伝送路遅延
時間バラツキに拘らず、イメージセンサの高速読み取り
によるＳ／Ｎ比の劣化を防止することができる。

【図面の簡単な説明】

第１図は本発明を通用したデジタルカラー複写機におけ
るリーダ部のビデオ信号処理ユニットを示すブロック図
、 第２図（ａ）はカラー〇ＣＤセンサの配置図、第２図（
ｂ）はカラー〇ＣＤセンサの信号タイミング図、 第３図（ａ）はＣＣＤ駆動信号生成回路（システムコン
トロールパルスジエネレータ１６内回路）を示すブロッ
ク図、 第３図（ｂ）は同回路の動作を示すタイミング図、 第４図はＣＣＤの駆動タイミング図、 第５図は第１図に示したアナログ信号処理回路９の１チ
ヤネルの実施例を示すブロック図、第６図は第５図の各
部の信号タイミング図、第７図は本発明を適用した３７
８回路の構成図、 第８図は３７８回路の入力信号（ａ）　と第７図遅延出
力ライン５５９におけるゲート信号（ｂ）　と第７図遅
延出力ライン５６０におけるゲート信号（Ｃ）　　と第
７図遅延出力ライン５６１におけるゲート信号（ｄ）を
示す波形図、 第９図は電圧制御型増幅回路の特性図、第１Ｏ図は本発
明の他の実施例による３７８回路の構成図、 第１１図（ａ）は第５図に示した乗算器４１の回路′図
、 第１１図（ｂ）は第１１図（ａ）のコード表を示す図で
ある。 ｌＯ・・・デジタル信号処理回路、 １１・・・ＦＩＦＯメモリ、 １２・・・メモリ制御回路、 １３・・・黒／白補正回路、 １４・・・画像処理回路、 １５・・・プリンタインタフェース回路、１６・・・シ
ステムコントロールパルスジェネレータ、１７・・・基
準発振器。 １・・・カラー画像読取装置、 ２・・・カラーレーザービームプリンタ、３・・・原稿
走査ユニット、 ４・・・ビデオ処理ユニット、 ５・・・コントロールユニット、 ６・・・ＣＣＤセンサ、 フ・・・ＣＣＤ　ドライバ、 ８・・・プリアンプ、 ９・・・アナログ信号処理回路、 Ｓ／Ｈ Ｐ 第 図 第 図 第１０ 図 第１１ 図 第１１ 図 （ｂ）

Claims (1)

1. 【特許請求の範囲】 １）画像情報が記載されている媒体を照明用光源により
   照射し、光信号をイメージセンサにより電気信号として
   出力する画像読取装置において、 複数の出力タップを有してサンプルパルスを遅延する遅
   延手段と、 前記遅延手段から出力されるサンプルパルスを選択する
   選択手段と、 前記選択手段から出力されるサンプルパルスに応答して
   前記イメージセンサの出力信号をサンプルホールドする
   サンプルホールド手段とを 具備したことを特徴とする画像読取装置。 ２）前記遅延手段を介したサンプルパルスを入力する前
   記選択手段は、少なくとも１本の制御線により制御され
   ることを特徴とする請求項第１項記載の画像読取装置。