JPH0290622A - 金バンプの形成方法 - Google Patents

金バンプの形成方法

Info

Publication number
JPH0290622A
JPH0290622A JP63242997A JP24299788A JPH0290622A JP H0290622 A JPH0290622 A JP H0290622A JP 63242997 A JP63242997 A JP 63242997A JP 24299788 A JP24299788 A JP 24299788A JP H0290622 A JPH0290622 A JP H0290622A
Authority
JP
Japan
Prior art keywords
metal layer
layer
gold
bump
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63242997A
Other languages
English (en)
Inventor
Kenichi Ogawa
健一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP63242997A priority Critical patent/JPH0290622A/ja
Publication of JPH0290622A publication Critical patent/JPH0290622A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は半導体装置の金バンプ形成方法に関するもので
ある。
【発明の概要〕
金バンプの形成方法において、半導体ウェハ上に下地と
密着性の良い金属層、めっき性の良い金mlを形成し、
これらをフォトエツチング法によりN電極バンド部上に
パッド状に形成した後、半導体ウェハ上に上記と同様の
めっき性の良い金属層あるいは後工程での除去の際、上
記金属層に与える影響の少ない金属層を形成し、以下バ
ンプめっき工程を行なうことにより、バンプの高密度化
に対応可能な金バンプの形成方法を達成したものである
〔従来の技術〕
従来、金バンプの形成方法としては、第2図に示すよう
に、回路を形成しN電極部2以外を保護膜3で被覆した
半導体ウェハ1 (第1図囚)に下地と密着性の良い金
属Ji4.めっき性の良い金属層5を順次形成しく第2
図D)1次にA7電極2パッド部以外へのマスキング層
8を形成しく第2図囚)金バンプ9のめっきを行い(第
2図0)、マスキングrr!i8を除去した後、金バン
プ9を含む領域にバンド状にマスキングrFJ10を形
成しく第2図D)、めっき性の良い金属層5および下地
と密着性の良い金属Ws4の除去を行い(第2図ff1
)、最後にマスキング層IOの除去を行い、金バンプを
形成する方法が一般的であった。
〔発明が解決しようとする課題〕
しかしながら、従来の方法においては、金バンプピッチ
が狭くなり、高密度の金バンプを形成する場合において
、金バンプを含む領域をパッド状にマスキング層を形成
する部分において、金バンプといった凸部が形成されて
いる関係で、マスキングを行なうためのフォトレジスト
の塗布が均一にいかず、金バンプ周辺部でレジストが厚
くなったりして、露光、現像後バッド状パターンが精度
良く形成できず、隣接パッド間でショートが発生したり
するなど解像上の問題があり、高密度化の障害となって
いた。
〔課題を解決するための7手段〕 上記のような問題点を解決するため、本発明では、あら
かじめ下地と密着性の良い金属層とめっき性の良い金属
層をパッド状に形成した後、金バンプ形成が可能な方法
とした。
即ち、回路を形成しA!電極パッド部以外を保護膜で被
覆した半導体ウェハに下地と密着性の良い金属層、めっ
き性の良い金属層を順次形成し、フォトレジスト等を使
用したマスキングを行い、M電極パッド部に上記金属層
をパッド状に形成し、その後半導体ウェハ全面に上記と
同様のめっき性の良い金属層あるいは後工程での除去の
際、上記各金属層に与える影響の少ないめっき性の良い
金属層を形成し、A7電極パッド部以外へのマスキング
層形成、金バンプめっき、マスキング剤除去、上記金属
層除去を行なうものである。
〔作用〕
このような金バンプ形成方法とすることにより、バンプ
ピッチを狭くしようとする場合、形成される金バンプの
大きさがバンプピッチの制限要素となり、従来に比ベパ
ンプピッチを狭くすることができるものである。
以下、実施例により本発明の詳細な説明する。
〔実h!!i例〕
第1図囚に示すような回路を形成し、A!電極部2以外
を保護膜3で被覆した半導体ウェハlに下地と密着性の
良い金属層4.めっき性の良い金属層5を形成する。こ
こにおいて、これら層は蒸着あるいはスパッタにより形
成し、下地と密着性の良い金[14としてはクロム、ニ
クロムが使用され、めっき性の良い金属層5としては、
形成する金バンプとの電気化学的な反応による腐食等を
避けるため、金が一般的に使用される0次にフォトレジ
スト等を使用して、M電極部2にパッド状にマスキング
JI6を形成する。(第1図(I3)ここにおいて、マ
スキング部の大きさとしては、保護膜3の開口部より大
きく、形成する金バンプの大きさより小さいことが、機
能上、バンプ高密度化の上で好ましい。ただし、バンプ
ピッチ上問題なければ形成する金バンプの大きさより大
きくしても機能上は問題ない。
次に下地と密着性の良い金r;14層4.めっき性の良
い金属N5を一般的に使用されるエノチンダ液(例えば
クロム、ニクロムの場合セリウムアンモン系エツチング
液、金の場合ヨウ素−よう化カリ系エツチング液があげ
られる。)により不要部を除去し、次にマスキング層6
をはくり液により除去する。この半導体ウェハl上に上
記と同様のめっき性の良い金属層あるいは後工程での除
去の際、上記各金属層に影響を与える影響の少ないめっ
き性の良い金属層7を蒸着、スパッタなどにより形成す
る(第1図0)。
ここにおいてこのような金属層としては、金の他に、後
工程で上記金属層に影響を与えない金属として銅、ニッ
ケルなどがあげられる。
次にフォトレジストなどを使用して、金めつき液に対し
耐性のあるマスキング層8を金バンプ形成部であるM電
極部2を除いて形成する。このときのマスキング層8の
開口部の大きさは、保護膜3の開口部より大きいことが
機能上好ましい。
このような半導体ウェハlを金バンプめっき装置を使用
し、マスキングrr38開口部に金バンプ9のめっきを
行なう(第1図0)。このとき金属層7として、銅、ニ
ッケルなどの後工程の除去の際上記各金属層に影響の少
ない金属を使用した場合においては金との電気化学的な
反応による腐食等を避けるため、あらかじめ、エツチン
グ?flにて、開口部の層を除去した後、金バンプめっ
きを行なうことが好ましい。
なお、この金バンプめっきにおいては、めっき液として
シアン系、非シアン系の金めつき液が使用され、TAB
実装用の金バンプとしては、10〜30ミクロンの厚さ
である。ただ厚さとして、実装上問題なければ、これに
限らず種々の厚さに本発明の方法は応用できる。
最後にマスキング層8をばくり液にて除去し、続いて金
属層7もエツチング除去して金バンプ形成を完成した(
第1図■)。
このような金バンプにおいては、従来と変わらず品質的
、実装上も問題ないものであっり。
〔発明の効果〕
以上述べてきたように本発明によれば、あらかじめ下地
を密着性の良い金属層とめっき性の良い金属層をバンド
状に形成した後、金ハンプめっきを行なうため、従来の
ような金バンプ形成後の上記二種の金属層のエツチング
除去によるバンプピッチ縮小という点での制約がなくな
り、単に金バンプの大きさという面からの制約のみとな
り、飛躍的なバンプピッチの縮小、バンプの高密度化が
可能となる。
また、形成方法としても、従来設備、材料がそのまま使
用でき、大きな投資等がなく、変更が可能である。
【図面の簡単な説明】
第1図囚〜Dは本発明による金バンプ形成方法の一例を
示す工程断面図、第2図囚〜[F]は従来の金バンプ形
成方法を示す工程断面図である。 以上 の−伊1と示す工R肘面図 第 ) 図 従来の金バ〉ブ形へ方達友示す工程「面マ男2図

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の金バンプ形成方法において、回路を形成し
    、かつAl電極パッド部以外を保護膜で被覆した半導体
    ウェハに、下地と密着性の良い金属層、めっき性の良い
    金属層を順次形成し、次にフォトレジスト等を使用して
    、M電極パッド部のみマスキングを行い、上記二種の金
    属層をエッチングし、マスキング層除去を行い、上記二
    種の金属層をパッド状に形成した後、半導体ウェハ全面
    に上記と同様めっき性の良い金属層あるいは後工程での
    除去の際、上記金属層に与える影響の少ないめっき性の
    良い金属層を形成し、M電極パッド部以外へのマスキン
    グ層形成、金バンプめっき、マスキング層除去、上記金
    属層除去を行なうことを特徴とする金バンプの形成方法
JP63242997A 1988-09-28 1988-09-28 金バンプの形成方法 Pending JPH0290622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63242997A JPH0290622A (ja) 1988-09-28 1988-09-28 金バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63242997A JPH0290622A (ja) 1988-09-28 1988-09-28 金バンプの形成方法

Publications (1)

Publication Number Publication Date
JPH0290622A true JPH0290622A (ja) 1990-03-30

Family

ID=17097355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63242997A Pending JPH0290622A (ja) 1988-09-28 1988-09-28 金バンプの形成方法

Country Status (1)

Country Link
JP (1) JPH0290622A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339670A (en) * 1993-05-24 1994-08-23 Anthony Granelli Apparatus and method for bending tubing
US5426965A (en) * 1993-05-25 1995-06-27 Eaton Leonard, Inc. Carriage boost drive
US5481891A (en) * 1993-12-20 1996-01-09 Eagle Precision Technologies Inc. Tube bending apparatus and method
WO2009113486A1 (ja) 2008-03-14 2009-09-17 富士フイルム株式会社 プローブカード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469382A (en) * 1977-11-14 1979-06-04 Nec Corp Production of semiconductor device
JPS5932154A (ja) * 1982-08-18 1984-02-21 Seiko Instr & Electronics Ltd はんだバンプの形成方法
JPS63128648A (ja) * 1986-11-18 1988-06-01 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469382A (en) * 1977-11-14 1979-06-04 Nec Corp Production of semiconductor device
JPS5932154A (ja) * 1982-08-18 1984-02-21 Seiko Instr & Electronics Ltd はんだバンプの形成方法
JPS63128648A (ja) * 1986-11-18 1988-06-01 Seiko Epson Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339670A (en) * 1993-05-24 1994-08-23 Anthony Granelli Apparatus and method for bending tubing
US5426965A (en) * 1993-05-25 1995-06-27 Eaton Leonard, Inc. Carriage boost drive
US5481891A (en) * 1993-12-20 1996-01-09 Eagle Precision Technologies Inc. Tube bending apparatus and method
WO2009113486A1 (ja) 2008-03-14 2009-09-17 富士フイルム株式会社 プローブカード

Similar Documents

Publication Publication Date Title
EP0603296B1 (en) Solder bump fabrication method and solder bumps formed thereby
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
JPH02122692A (ja) プリント配線板の加工方法
CA1198308A (en) Deposition process
JPH0290622A (ja) 金バンプの形成方法
JPH0936084A (ja) パターン形成方法
JPH0298139A (ja) 金バンプ形成方法
US5905018A (en) Method of preparing a substrate surface for conformal plating
JP3116573B2 (ja) 半導体装置用バンプ電極及びその形成方法
JPH0513421A (ja) バンプ形成方法
JPH1117315A (ja) 可撓性回路基板の製造法
JPH05315732A (ja) 配線基板の製造方法
JPH06342796A (ja) 突起電極の形成方法
JP2536506B2 (ja) バンプ付金属リ―ドおよびその製造方法
JPS58161346A (ja) 金属突起電極の形成方法
JPH1117331A (ja) 可撓性回路基板の製造法
JP2525513B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
JPH04354153A (ja) リードフレームの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH08250635A (ja) リードフレームの製造方法
JP3438197B2 (ja) 金属配線膜およびその製造方法
JPS58114484A (ja) 配線の製造方法
JPH03268431A (ja) 半導体装置のウェハバンプ形成方法
JPS6349378B2 (ja)
JPH05326786A (ja) ファインパターンリードフレーム及びその製造方法