JPH0283674A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH0283674A JPH0283674A JP23549788A JP23549788A JPH0283674A JP H0283674 A JPH0283674 A JP H0283674A JP 23549788 A JP23549788 A JP 23549788A JP 23549788 A JP23549788 A JP 23549788A JP H0283674 A JPH0283674 A JP H0283674A
- Authority
- JP
- Japan
- Prior art keywords
- input
- memory
- local
- local memory
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば画像処理装置に用いられるメモリ装置
に関する。
に関する。
：発明の概要〕
本発明はメモリ装置に関し、入力メモリのデータを直接
ローカルメモリに供給できるようにすることにより、短
時間で変化されるデータを入力メモリとローカルメモリ
に書込むことができるようにしたものである。
ローカルメモリに供給できるようにすることにより、短
時間で変化されるデータを入力メモリとローカルメモリ
に書込むことができるようにしたものである。
例えば画像処理装置の構成は第２図に示すようになって
いる。図において入力ＲＧＢ信号はそれぞれ入力メモＩ
Ｊ （ＩＲ） （ＩＧ） （１Ｂ）に供給され、これら
のメモリの出力がそれぞれ処理装置（２Ｒ） （２Ｇ）
（２Ｂ）に供給される。これによって入力ＲＧＢ信号
が処。
いる。図において入力ＲＧＢ信号はそれぞれ入力メモＩ
Ｊ （ＩＲ） （ＩＧ） （１Ｂ）に供給され、これら
のメモリの出力がそれぞれ処理装置（２Ｒ） （２Ｇ）
（２Ｂ）に供給される。これによって入力ＲＧＢ信号
が処。
理装置（２Ｒ） （２Ｇ） （２Ｂ）に供給されて処理
されると共に、この処理過程での信号はそれぞれローカ
ルメモ’Ｊ （３Ｒ） （３Ｇ） （３Ｂ）に供給され
またこれらのメモリからの信号が処理装置に供給される
。そして処理装置（２Ｒ） （２Ｇ） （２Ｂ）で処理
された結果の信号がそれぞれ出力メモＩＪ （４Ｒ）
（４Ｇ） （４Ｂ）に供給され、これらのメモリから出
力ＲＧＢ信号が取出される。
されると共に、この処理過程での信号はそれぞれローカ
ルメモ’Ｊ （３Ｒ） （３Ｇ） （３Ｂ）に供給され
またこれらのメモリからの信号が処理装置に供給される
。そして処理装置（２Ｒ） （２Ｇ） （２Ｂ）で処理
された結果の信号がそれぞれ出力メモＩＪ （４Ｒ）
（４Ｇ） （４Ｂ）に供給され、これらのメモリから出
力ＲＧＢ信号が取出される。
このようにして入力ＲＧＢ信号から処理された出力ＲＧ
Ｂ信号が取出される。なお上述の入力メモリ、ローカル
メモリ及び出力メモリはそれぞれいわゆるダブルバッフ
ァのフレームメモＩＪ（記ｉ！容量各２フレーム分）で
ある。
Ｂ信号が取出される。なお上述の入力メモリ、ローカル
メモリ及び出力メモリはそれぞれいわゆるダブルバッフ
ァのフレームメモＩＪ（記ｉ！容量各２フレーム分）で
ある。
参考文献：特開昭６２−１１５０２６号公報〔発明が解
決しようとする課題〕 ところが上述の装置を用いて、例えば時間差のあるフレ
ーム間の処理を行う場合に、従来の技術では入力メモリ
に書込まれたｌのフレームの信号を処理装置を介してロ
ーカルメモリに書込み、その後に入力メモリに書込まれ
た２のフレームの信号との間で処理を行うことになる。
決しようとする課題〕 ところが上述の装置を用いて、例えば時間差のあるフレ
ーム間の処理を行う場合に、従来の技術では入力メモリ
に書込まれたｌのフレームの信号を処理装置を介してロ
ーカルメモリに書込み、その後に入力メモリに書込まれ
た２のフレームの信号との間で処理を行うことになる。
しかしながらこの場合に、入力メモリに書込まれた信号
を処理装置を介してローカルメモリに書込むためには相
当の処理時間がかかり、処理が遅くなると共に、場合に
よっては毎フレームの処理が行えないおそれもある。
を処理装置を介してローカルメモリに書込むためには相
当の処理時間がかかり、処理が遅くなると共に、場合に
よっては毎フレームの処理が行えないおそれもある。
また処理装置に入力メモリからローカルメモリに信号を
書込むための特別なプログラムを設ける必要があり、こ
のため処理装置のプログラムが複雑になるおそれがあっ
た。
書込むための特別なプログラムを設ける必要があり、こ
のため処理装置のプログラムが複雑になるおそれがあっ
た。
この出願はこのような点に鑑みてなされたものである。
本発明は、入力メモＵ （ＩＲ） （ＩＧ） （ＩＢ）
の出力端を処理装置（２Ｒ） （２Ｇ） （２Ｂ）に接
続し、この処理装置にローカルメモ’Ｊ （３Ｒ） （
３Ｇ） （３Ｂ）の入出力端を接続してデータの処理を
行う場合に、少くとも上記入力メモリの出力端を上記ロ
ーカルメモリの入力端に接続する通路（スイッチ（１６
Ｒ） （１６Ｇ） （１６Ｂ） −スイッチ（３２Ｒ
） （３２Ｇ） （３２Ｂ））と、上記入力メモリの読
出アドレス（端子（１４） ）を上記ローカルメモリの
書込アドレスに供給する手段（スイッチＤ５） ）を設
けて、短時間で変化されるデータを上記入力メモリとロ
ーカルメモリに書込めるようにしたメモリ装置である。
の出力端を処理装置（２Ｒ） （２Ｇ） （２Ｂ）に接
続し、この処理装置にローカルメモ’Ｊ （３Ｒ） （
３Ｇ） （３Ｂ）の入出力端を接続してデータの処理を
行う場合に、少くとも上記入力メモリの出力端を上記ロ
ーカルメモリの入力端に接続する通路（スイッチ（１６
Ｒ） （１６Ｇ） （１６Ｂ） −スイッチ（３２Ｒ
） （３２Ｇ） （３２Ｂ））と、上記入力メモリの読
出アドレス（端子（１４） ）を上記ローカルメモリの
書込アドレスに供給する手段（スイッチＤ５） ）を設
けて、短時間で変化されるデータを上記入力メモリとロ
ーカルメモリに書込めるようにしたメモリ装置である。
：作用〕
これによれば、入力メモリの出力端をローカルメモリの
入力端に接続する通路と、入力メモリの読出アナログを
ローカルメモリの書込アドレスに供給する手段とを設け
たことにより、入力メモリからローカルメモリに処理装
置を介さずに信号を書込むことができ、処理時間に遅れ
を生じたり特別なプログラムを設けることなく良好な処
理を行うことができる。
入力端に接続する通路と、入力メモリの読出アナログを
ローカルメモリの書込アドレスに供給する手段とを設け
たことにより、入力メモリからローカルメモリに処理装
置を介さずに信号を書込むことができ、処理時間に遅れ
を生じたり特別なプログラムを設けることなく良好な処
理を行うことができる。
第１図において、（ＩＩＲ） （ＩＩＧ） （１１Ｂ）
は入力ＲＧ’Ｂ（′ｉ号の供給される端子であって
、端子（ＩＩＲ） が入力メモ’Ｊ （ＩＲ）の入力端
に接続されると共に、端子（１１Ｇ） （ＩＩＢ）はス
イッチ（１２Ｇ） （１２Ｂ）の一方の固定接点ａを通
じてメモＩＪ （ＩＧ） （１Ｂ）の入力端に接続され
る。また（１３）は人出力制御部（１（ＪＣ：図示せず
）からの書込アドレスの供給される端子であって、この
端子（１３）が入力メモリ（ＩＲ） （ＩＧ） （ＩＢ
）に接続される。これによって入力ＲＧＢ信号が入力メ
モリ（ＩＲ） （ＩＧ） （１Ｂ）に書込まれる。
は入力ＲＧ’Ｂ（′ｉ号の供給される端子であって
、端子（ＩＩＲ） が入力メモ’Ｊ （ＩＲ）の入力端
に接続されると共に、端子（１１Ｇ） （ＩＩＢ）はス
イッチ（１２Ｇ） （１２Ｂ）の一方の固定接点ａを通
じてメモＩＪ （ＩＧ） （１Ｂ）の入力端に接続され
る。また（１３）は人出力制御部（１（ＪＣ：図示せず
）からの書込アドレスの供給される端子であって、この
端子（１３）が入力メモリ（ＩＲ） （ＩＧ） （ＩＢ
）に接続される。これによって入力ＲＧＢ信号が入力メ
モリ（ＩＲ） （ＩＧ） （１Ｂ）に書込まれる。
また（１４）は第１のアドレス発生回路（ＡＧＩ：図示
せず）からの読出アドレスの供給される端子であって、
この端子（１４）が入力メモリ（ＩＲ） （ＩＧ） （
ＩＢ）に接続される。これによって入力メモＩＪ （Ｉ
Ｒ） （ＩＧ＞（１Ｂ）に書込まれた信号が処理装置（
２Ｒ） （２Ｇ） （２Ｂ）（図示せず）に接続される
端子（１５Ｒ） （１５Ｇ） （１５Ｂ）に取出される
。なお入力メモＩＪ （ＩＲ） （ＩＧ） （ＩＢ）は
いわゆるダブルバッファのフレームメモリで、各１フレ
一ム分のメモリの交互に書込み読出しが行われる。
せず）からの読出アドレスの供給される端子であって、
この端子（１４）が入力メモリ（ＩＲ） （ＩＧ） （
ＩＢ）に接続される。これによって入力メモＩＪ （Ｉ
Ｒ） （ＩＧ＞（１Ｂ）に書込まれた信号が処理装置（
２Ｒ） （２Ｇ） （２Ｂ）（図示せず）に接続される
端子（１５Ｒ） （１５Ｇ） （１５Ｂ）に取出される
。なお入力メモＩＪ （ＩＲ） （ＩＧ） （ＩＢ）は
いわゆるダブルバッファのフレームメモリで、各１フレ
一ム分のメモリの交互に書込み読出しが行われる。
さらに端子（ＩＩＲ） （ＩＩＧ） （１１Ｂ） と
端子（１５Ｒ） （１５Ｇ）（１５Ｂ＞ がそれぞれ
スイッチ（１６Ｒ） （１６Ｇ） （１６Ｂ） の固
定接点ａ、ｂに接続される。また入力メモＩＪ（ＩＲ）
（ＩＧ）の出力端がそれぞれスイッチ（１２Ｇ） （１
２Ｂ）の他方の固定接点すに接続される。
端子（１５Ｒ） （１５Ｇ）（１５Ｂ＞ がそれぞれ
スイッチ（１６Ｒ） （１６Ｇ） （１６Ｂ） の固
定接点ａ、ｂに接続される。また入力メモＩＪ（ＩＲ）
（ＩＧ）の出力端がそれぞれスイッチ（１２Ｇ） （１
２Ｂ）の他方の固定接点すに接続される。
また図において、（３１Ｒ） （３１Ｇ） （３１Ｂ）
は処理装置（２Ｒ） （２Ｇ） （２Ｂ）からの信
号の供給される端子であって、これらの端子（３１Ｒ）
（３１Ｇ） （３１Ｂ） がそれぞれスイッチ（３
２Ｒ） （３２Ｇ） （３２Ｂ） 及びスイッチ（３
３Ｒ） ＜３３Ｇ）（３３Ｂ） の一方の固定接点ａ
を通じてローカルメモリ＜３Ｒ） （３Ｇ） （３Ｂ＞
の入力端に接続される。また（３４）は第２のアドレス
発生回路（ＡＣ３：図示せず）からの書込アドレスの供
給される端子であって、この端子（３４）がスイッチ（
３５）の第１の固定接点ａを通じてローカルメモリ（３
Ｒ） （３Ｇ） （３Ｂ）に接続される。
は処理装置（２Ｒ） （２Ｇ） （２Ｂ）からの信
号の供給される端子であって、これらの端子（３１Ｒ）
（３１Ｇ） （３１Ｂ） がそれぞれスイッチ（３
２Ｒ） （３２Ｇ） （３２Ｂ） 及びスイッチ（３
３Ｒ） ＜３３Ｇ）（３３Ｂ） の一方の固定接点ａ
を通じてローカルメモリ＜３Ｒ） （３Ｇ） （３Ｂ＞
の入力端に接続される。また（３４）は第２のアドレス
発生回路（ＡＣ３：図示せず）からの書込アドレスの供
給される端子であって、この端子（３４）がスイッチ（
３５）の第１の固定接点ａを通じてローカルメモリ（３
Ｒ） （３Ｇ） （３Ｂ）に接続される。
これによって処理装置（２Ｒ） （２Ｇ） （２Ｂ）か
らの信号がローカルメモリ（３Ｒ） （３Ｇ） （３Ｂ
）に書込まれる。
らの信号がローカルメモリ（３Ｒ） （３Ｇ） （３Ｂ
）に書込まれる。
また（３６）は第３のアドレス発生回路（ＡＣ３：図示
せず）からの読出アドレスの供給される端子であって、
この端子（３６）が−１−カルメモリ（３Ｒ） （３Ｇ
）（３Ｂ）に接続される。これによってローカルメモリ
（３Ｒ） （３Ｇ） （３Ｂ）に書込まれた信号が処理
装置（２Ｒ）（２Ｇ） （２８）に接続される端子（３
７Ｒ） （３７Ｇ＞ （３７Ｂ） に取出される。な
おローカルメモ！ｊ （３Ｒ） （３Ｇ） （３Ｂ）は
いわゆるダブルバッファのフレームメモリで、各１フレ
一ム分のメモリの交互に書込み読出しが行われる。
せず）からの読出アドレスの供給される端子であって、
この端子（３６）が−１−カルメモリ（３Ｒ） （３Ｇ
）（３Ｂ）に接続される。これによってローカルメモリ
（３Ｒ） （３Ｇ） （３Ｂ）に書込まれた信号が処理
装置（２Ｒ）（２Ｇ） （２８）に接続される端子（３
７Ｒ） （３７Ｇ＞ （３７Ｂ） に取出される。な
おローカルメモ！ｊ （３Ｒ） （３Ｇ） （３Ｂ）は
いわゆるダブルバッファのフレームメモリで、各１フレ
一ム分のメモリの交互に書込み読出しが行われる。
さ：）ｉこスイッチ（１６Ｒ） （１６Ｇ＞ （１６８
） の可動接点がスイッチ（３２Ｒ） （３２Ｇ）
（３２Ｂ） の他方の固定接点すに接続され、入力メ
モリ（ＩＢ）及びローカルメモリ（３Ｒ） （３Ｇ）の
出力端がそれぞれスイッチ（３３Ｒ） （３３Ｇ）（３
３Ｂ） の他方の固定接点すに接続される。また上述
の端子（１４）及び（１３）がそれぞれスイッチ（３５
）の第２、第３の固定接点す、ｃに接続される。
） の可動接点がスイッチ（３２Ｒ） （３２Ｇ）
（３２Ｂ） の他方の固定接点すに接続され、入力メ
モリ（ＩＢ）及びローカルメモリ（３Ｒ） （３Ｇ）の
出力端がそれぞれスイッチ（３３Ｒ） （３３Ｇ）（３
３Ｂ） の他方の固定接点すに接続される。また上述
の端子（１４）及び（１３）がそれぞれスイッチ（３５
）の第２、第３の固定接点す、ｃに接続される。
従ってこの装置において、各スイッチが図示の位置のと
きは、入力ＲＧＢ信号が入力メモリ（ＩＲ）（ＩＧ）
（ＩＢ＞に供給され、これらのメモリ出力が処理装置（
２Ｒ） （２Ｇ） （２Ｂ）に供給される。さらに処理
装置（２Ｒ） （２Ｇ） （２Ｂ）からの信号がローカ
ルメモリ（３Ｒ）（３Ｇ） （３Ｂ＞に供給され、また
これらのメモリからの信号が処理装置に供給されて従来
と同様の処理が行われる。
きは、入力ＲＧＢ信号が入力メモリ（ＩＲ）（ＩＧ）
（ＩＢ＞に供給され、これらのメモリ出力が処理装置（
２Ｒ） （２Ｇ） （２Ｂ）に供給される。さらに処理
装置（２Ｒ） （２Ｇ） （２Ｂ）からの信号がローカ
ルメモリ（３Ｒ）（３Ｇ） （３Ｂ＞に供給され、また
これらのメモリからの信号が処理装置に供給されて従来
と同様の処理が行われる。
これに対してスイッチ（３２Ｒ） （３２Ｇ＞ （３２
Ｂ） が固定接点すに接続され、スイッチ（３５）が
固定接点すに接続されて、端子（１４）にアドレス発生
回路（ＡＧＩ）カラメモリの全アドレスを走査するアド
レス信号が供給されると、入力メモＩＪ （ＩＲ） （
ＩＧ） （１Ｂ）の各アドレスの信号が順次読出され、
この信号がローカルメ％ ＩＪ （３Ｒ） （３Ｇ）
（３Ｂ）の対応するアドレスに書込まれる。
Ｂ） が固定接点すに接続され、スイッチ（３５）が
固定接点すに接続されて、端子（１４）にアドレス発生
回路（ＡＧＩ）カラメモリの全アドレスを走査するアド
レス信号が供給されると、入力メモＩＪ （ＩＲ） （
ＩＧ） （１Ｂ）の各アドレスの信号が順次読出され、
この信号がローカルメ％ ＩＪ （３Ｒ） （３Ｇ）
（３Ｂ）の対応するアドレスに書込まれる。
これによって入力メモリに書込まれた１のフレームの信
号がローカルメモリに書込まれ、その後に入力メモリに
書込まれた２のフレームの信号との間で処理が行われる
わけであるが、上述の装置によれば、入力メモリの出力
端をローカルメモリの入力端に接続する通路と、入力メ
モリの読出アドレスをローカルメモリの書込アドレスに
供給する手段とを設けたことにより、入力メモリからロ
ーカルメモリに処理装置を介さずに信号を書込むことが
でき、処理時間に遅れを生じたり特別なプログラムを設
けることなく良好な処理を行うことができる。
号がローカルメモリに書込まれ、その後に入力メモリに
書込まれた２のフレームの信号との間で処理が行われる
わけであるが、上述の装置によれば、入力メモリの出力
端をローカルメモリの入力端に接続する通路と、入力メ
モリの読出アドレスをローカルメモリの書込アドレスに
供給する手段とを設けたことにより、入力メモリからロ
ーカルメモリに処理装置を介さずに信号を書込むことが
でき、処理時間に遅れを生じたり特別なプログラムを設
けることなく良好な処理を行うことができる。
なお上述の説明は入力ＲＧＢ信号の２フレ一ム間で処理
を行う場合であったが、単色信号の場合にはスイッチ（
１２Ｇ） （１２Ｂ） （３３Ｒ） （３３Ｇ） （３
３Ｂ） が固定接点すに接続されることによって、６
フレ一ム間の処理を行うこともできる。
を行う場合であったが、単色信号の場合にはスイッチ（
１２Ｇ） （１２Ｂ） （３３Ｒ） （３３Ｇ） （３
３Ｂ） が固定接点すに接続されることによって、６
フレ一ム間の処理を行うこともできる。
さらに上述の装置において、スイッチ（３２Ｒ）（３２
Ｇ） （３２Ｂ＞と共にスイッチ（１６Ｒ） （１６Ｇ
） （１６Ｂ） が固定接点すに接続され、スイッチ
（３５）が固定接点Ｃに接続されると、入力ＲＧＢ信号
が入力メモリ（ＩＲ＞ （ＩＧ） （ＩＢ）に書込まれ
るのと同時にローカルメモ！Ｊ （３Ｒ） （３Ｇ）
（３Ｂ）にも全く同等に書込まれる。これによって画像
処理で画面上の異なる位置の信号を用いて処理を行う場
合に有効に利用することができる。
Ｇ） （３２Ｂ＞と共にスイッチ（１６Ｒ） （１６Ｇ
） （１６Ｂ） が固定接点すに接続され、スイッチ
（３５）が固定接点Ｃに接続されると、入力ＲＧＢ信号
が入力メモリ（ＩＲ＞ （ＩＧ） （ＩＢ）に書込まれ
るのと同時にローカルメモ！Ｊ （３Ｒ） （３Ｇ）
（３Ｂ）にも全く同等に書込まれる。これによって画像
処理で画面上の異なる位置の信号を用いて処理を行う場
合に有効に利用することができる。
すなわち従来の装置でこのような処理を行う場合には、
１の位置の信号を読出し、次いで２の位置の信号を読出
して処理を行っていたのに対し、上述の装置によれば１
，２の位置の信号を異なるメモリから同時に読出して処
理を行うことができ、処理を円滑かつ迅速に行うことが
できる。
１の位置の信号を読出し、次いで２の位置の信号を読出
して処理を行っていたのに対し、上述の装置によれば１
，２の位置の信号を異なるメモリから同時に読出して処
理を行うことができ、処理を円滑かつ迅速に行うことが
できる。
この発明によれば、入力メモリの出力端をローカルメモ
リの入力端に接続する通路と、入力メモリの読出アドレ
スをローカルメモリの書込アドレスに供給する手段とを
設けたことにより、入力メモリからローカルメモリに処
理装置を介さずに信号を書込むことができ、処理時間に
遅れを生じたり特別なプログラムを設けることなく良好
な処理を行うことができるようになった。
リの入力端に接続する通路と、入力メモリの読出アドレ
スをローカルメモリの書込アドレスに供給する手段とを
設けたことにより、入力メモリからローカルメモリに処
理装置を介さずに信号を書込むことができ、処理時間に
遅れを生じたり特別なプログラムを設けることなく良好
な処理を行うことができるようになった。
第１図は本発明の一例の構成図、第２図は従来技術の説
明のための図である。 （ＩＲ） （ＩＧ） （ＩＢ）は入力メモリ、（２Ｒ）
（２Ｇ） （２Ｂ）は処理装置、（３Ｒ） （３Ｇ）
（３Ｂ）はローカルメモリ、（４Ｒ）（４Ｇ） （４
Ｂ）は出力メモリ、（ＩＩＲ） （ＩＩＧ） （ＩＩＢ
） （１３） （１４）（１５Ｒ） （１５Ｇ） （１
５Ｂ） ＤＩＲ） （３１Ｇ＞ （３１Ｂ） （３４）
（３６） Ｄ７Ｒ）（３７Ｇ） （３７Ｂ）は端子、
（１２Ｇ） （１２Ｂ） （１６Ｒ） （１６Ｇ） （
１６Ｂ）（３２Ｒ） （３２Ｇ） （３２Ｂ） ＜３３
Ｒ） （３３Ｇ） （３３Ｂ） （３５）はスイッチで
ある。 代 理 人 伊 藤 貞 同 松 隈 秀 盛
明のための図である。 （ＩＲ） （ＩＧ） （ＩＢ）は入力メモリ、（２Ｒ）
（２Ｇ） （２Ｂ）は処理装置、（３Ｒ） （３Ｇ）
（３Ｂ）はローカルメモリ、（４Ｒ）（４Ｇ） （４
Ｂ）は出力メモリ、（ＩＩＲ） （ＩＩＧ） （ＩＩＢ
） （１３） （１４）（１５Ｒ） （１５Ｇ） （１
５Ｂ） ＤＩＲ） （３１Ｇ＞ （３１Ｂ） （３４）
（３６） Ｄ７Ｒ）（３７Ｇ） （３７Ｂ）は端子、
（１２Ｇ） （１２Ｂ） （１６Ｒ） （１６Ｇ） （
１６Ｂ）（３２Ｒ） （３２Ｇ） （３２Ｂ） ＜３３
Ｒ） （３３Ｇ） （３３Ｂ） （３５）はスイッチで
ある。 代 理 人 伊 藤 貞 同 松 隈 秀 盛
Claims (1)
- 【特許請求の範囲】 入力メモリの出力端を処理装置に接続し、 この処理装置にローカルメモリの入出力端を接続してデ
ータの処理を行う場合に、 少くとも上記入力メモリの出力端を上記ローカルメモリ
の入力端に接続する通路と、 上記入力メモリの読出アドレスを上記ローカルメモリの
書込アドレスに供給する手段を設けて、短時間で変化さ
れるデータを上記入力メモリとローカルメモリに書込め
るようにしたメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23549788A JPH0283674A (ja) | 1988-09-20 | 1988-09-20 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23549788A JPH0283674A (ja) | 1988-09-20 | 1988-09-20 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283674A true JPH0283674A (ja) | 1990-03-23 |
Family
ID=16986908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23549788A Pending JPH0283674A (ja) | 1988-09-20 | 1988-09-20 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015169988A (ja) * | 2014-03-05 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1988
- 1988-09-20 JP JP23549788A patent/JPH0283674A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015169988A (ja) * | 2014-03-05 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773354B2 (ja) | 特殊効果装置及び特殊効果発生方法 | |
| JPH02285393A (ja) | 並列型マルチ動画像表示装置 | |
| JPH0283674A (ja) | メモリ装置 | |
| JP3434093B2 (ja) | ビデオキャプチャ装置 | |
| JP2990163B1 (ja) | 記憶表示装置 | |
| JPH01172893A (ja) | 画像処理装置 | |
| KR100252635B1 (ko) | 디지탈시그널프로세서와양방향버퍼를이용한여러경로의입출력제어장치와이를적용시킨디지탈스틸카메라의입출력제어장치 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JPS63109669A (ja) | 画像処理装置 | |
| JPS61272881A (ja) | 画像情報の優先表示制御方式 | |
| JP2746724B2 (ja) | 表示画像の信号処理装置 | |
| KR100219160B1 (ko) | 메모리 공유 장치 | |
| JPH01248190A (ja) | 表示制御方式 | |
| JPS62251828A (ja) | 画像表示方式 | |
| JPH0594502A (ja) | 画像信号処理装置 | |
| JPH0797401B2 (ja) | カラ−画像デ−タ処理装置 | |
| KR920010508B1 (ko) | 데이타 처리 시스템 제어에 의한 비데오 화상 처리 장치 및 방법 | |
| JPS60225892A (ja) | 画像処理装置 | |
| JPH10240199A (ja) | 画像表示制御装置 | |
| JPS63228246A (ja) | カラ−情報メモリのアクセス方式 | |
| JPH0724146A (ja) | ゲーム用カートリッジ及びこれを用いた電子装置 | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPS62271180A (ja) | デ−タ処理装置 | |
| JPH03108887A (ja) | 映像信号時間軸変換装置 |