JPH11220731A

JPH11220731A - 画像処理装置

Info

Publication number: JPH11220731A
Application number: JP1996898A
Authority: JP
Inventors: Kazuto Naganuma; 和人長沼
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10

Abstract

(57)【要約】【課題】任意のビデオ入力信号に対して、ピクセル変
換、任意の色空間変換、任意の画面縮小、任意の画像圧
縮、任意の出力先への転送等の画像処理を１フレーム期
間内に全て実行する。【解決手段】インターレース画像信号をノンインター
レース画像信号に変換するメモリコントローラ７，８
と、ＪＰＥＧ画像圧縮処理前及びそれら処理済みのフレ
ーム信号を格納する処理手段（ＪＰＥＧ圧縮ＩＣ２０、
Ｄ−ＲＡＭ９〜１２，Ｓ−ＲＡＭ１６〜１９，ＪＰＥＧ
フレームバッファ２５，２６）との間、及び、処理手段
と処理済みのフレーム信号を読み出すデータフォーマッ
トコントローラ２１との間を、パイプライン処理でつな
ぐようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像信号を例えば
圧縮処理するような画像処理装置に関する。

【０００２】

【従来の技術】従来より、任意の画像信号を例えば圧縮
処理するような場合には、例えばピクセル変換、任意の
色空間変換、任意の画面縮小、任意の画像圧縮、任意の
出力先への転送等の様々な処理が必要となる。なお、画
像を圧縮する画像処理としては、例えばカラー静止画像
を圧縮符号化する、いわゆるＪＰＥＧ（Joint Photogra
phic Coding Experts Group）方式等がある。

【０００３】また、例えばディスプレイ装置上に画像を
表示する際の画像表示規格にも様々なものがあり、その
表示規格の一つとして例えばいわゆるＶＧＡ（Video Gr
aphics Array：米ＩＢＭがパソコンのＰＳ／２シリーズ
に採用したグラフィックス表示の規格）などがある。

【０００４】

【発明が解決しようとする課題】ところで、例えば上述
したようなＶＧＡ規格のフルサイズ画像のデータ量を、
例えば上記ＪＰＥＧ方式にて１／１０に圧縮処理しよう
とした場合、その圧縮処理における最大の秒間処理フレ
ーム枚数は、現在のところ数フレーム程度となってい
る。また、本来、ＪＰＥＧ方式による画像圧縮処理で
は、秒間３０フレームの圧縮処理が可能となされてい
る。なお、ＪＰＥＧによる圧縮及びその表示のためのソ
フトウェアとしては、Ａｘｉｓ社のＮｅｔＥｙｅ、キャ
ノン社のＷｅｂＶｉｅｗ、Ｍｅｇａｃｈｉｐｓ社のＩｎ
ｔｒａＶｉｅｗなどがある。

【０００５】一方で、任意のビデオ入力信号に対する画
像圧縮処理においては、上述したように、例えばピクセ
ル変換、任意の色空間変換、任意の画面縮小、任意の画
像圧縮、任意の出力先への転送等の処理が必要であり、
現在のところ、これら全体の処理を１フレーム期間内で
全て実現することは困難である。したがって、これら全
体の処理を少なくとも１フレーム内で全て実現すること
が望まれている。

【０００６】そこで、本発明は上述の実情に鑑みて提案
されるものであり、任意のビデオ入力信号に対して、ピ
クセル変換、任意の色空間変換、任意の画面縮小、任意
の画像圧縮、任意の出力先への転送等の画像処理を１フ
レーム期間内に全て実行できる画像処理装置を提案する
ことを目的とする。

【０００７】

【課題を解決するための手段】本発明は、インターレー
ス画像信号をノンインターレース画像信号に変換する変
換手段と、画像圧縮処理及びそれら処理済みのフレーム
信号を格納する処理手段と、処理済みのフレーム信号を
読み出す読み出し手段と、変換手段と処理手段との間、
処理手段と読み出し手段との間をパイプライン処理する
パイプライン処理手段とを有することにより、上述した
課題を解決する。

【０００８】すなわち本発明によれば、変換手段と処理
手段との間、処理手段と読み出し手段との間をパイプラ
イン処理でつなぐようにしたことにより、それらにおけ
る処理を全て１フレーム内で処理できるようにしてい
る。

【０００９】

【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について、図面を参照しながら詳細に説明す
る。

【００１０】図１に本発明の画像処理装置の一実施の形
態のハードウェア構成を示す。

【００１１】この図１において、端子１には複合映像信
号（ＶＢＳ信号）が供給され、端子２には輝度信号（Ｙ
信号）、端子３にはクロマ信号（Ｃ信号）が供給され
る。これらＶＢＳ信号、Ｙ信号、Ｃ信号からなる、いわ
ゆるＮＴＳＣ（National Television System Committe
e）方式のインターレース画像信号は、ＮＴＳＣデコー
ダ４に送られる。

【００１２】ＮＴＳＣデコーダ４では、上記ＮＴＳＣ方
式の画像信号をデコードして、ディジタルのＹ及びＵＶ
信号（以下、当該ディジタルのＹ，ＵＶ信号をＹ’，
Ｕ’Ｖ’信号と表す）に変換する。なお、色空間変換処
理としていわゆる４：２：２フォーマットへの変換処理
の設定、及びいわゆるスクエアピクセル変換処理も、こ
のＮＴＳＣデコーダ４にて行う。

【００１３】上記ＮＴＳＣデコーダ４から出力された
Ｙ’信号は切換スイッチ５に送られ、Ｕ’Ｖ’信号は切
換スイッチ６に送られる。

【００１４】上記切換スイッチ５の被切換端子ａは、メ
モリコントローラ７及び切換スイッチ１３の被切換端子
ｂに接続され、また、当該切換スイッチ５の被切換端子
ｂは、メモリコントローラ８及び切換スイッチ１３の被
切換端子ａに接続されている。上記切換スイッチ６の被
切換端子ａは、メモリコントローラ７及び切換スイッチ
１４の被切換端子ｂに接続され、また、当該切換スイッ
チ６の被切換端子ｂは、メモリコントローラ８及び切換
スイッチ１４の被切換端子ａに接続されている。

【００１５】これら切換スイッチ５，６，１３，１４
は、各被切換端子ａ同士、及び各被切換端子ｂ同士がそ
れぞれ連動するものであり、フレーム単位で各被切換端
子ａと各被切換端子ｂとが交互に切り換えられるもので
ある。

【００１６】本実施の形態では、例えば、偶数フレーム
のとき、各切換スイッチ５，６，１３，１４の各被切換
端子ａが選択され、奇数フレームのとき、各切換スイッ
チ５，６，１３，１４の各被切換端子ｂが選択される。

【００１７】また、メモリコントローラ７は、ＮＴＳＣ
デコーダ４から出力されたＹ’信号，Ｕ’Ｖ’信号をノ
ンインターレース変換すると共にフレームサイズを制御
し、さらに、それぞれ対応するＤ−ＲＡＭ（ダイナミッ
クＲＡＭ）９，１０にフレーム単位で書き込む制御（書
き込みモード）と、既にＤ−ＲＡＭ９，１０に書き込ま
れているＹ’信号，Ｕ’Ｖ’信号をＹ”信号，Ｕ”Ｖ”
信号としてフレーム単位で読み出す制御（読み出しモー
ド）とが可能なものである。同様に、メモリコントロー
ラ８は、Ｙ’信号，Ｕ’Ｖ’信号をノンインターレース
変換すると共にフレームサイズを制御し、さらに、それ
ぞれ対応するＤ−ＲＡＭ（ダイナミックＲＡＭ）１１，
１２にフレーム単位で書き込む制御（書き込みモード）
と、既にＤ−ＲＡＭ１１，１２に書き込まれているＹ’
信号，Ｕ’Ｖ’信号をＹ”信号，Ｕ”Ｖ”信号としてフ
レーム単位で読み出す制御（読み出しモード）とが可能
なものである。なお、Ｄ−ＲＡＭ９と１１はそれぞれＹ
（Ｙ’）信号用のＤ−ＲＡＭであり、Ｄ−ＲＡＭ１０と
１２はそれぞれＵＶ（Ｕ’Ｖ’）信号用のＤ−ＲＡＭで
あり、それぞれ容量が例えば０．５ＭＢ（メガバイト）
のものである。

【００１８】本実施の形態では、例えば偶数フレームの
ときに、メモリコントローラ７が書き込みモードとなっ
てＹ信号用Ｄ−ＲＡＭ９及びＵＶ信号用Ｄ−ＲＡＭ１０
への書き込みを行い、メモリコントローラ８が読み出し
モードとなってＹ信号用Ｄ−ＲＡＭ１１及びＵＶ信号用
Ｄ−ＲＡＭ１２からＹ”信号，Ｕ”Ｖ”信号を読み出さ
せるようにしている。一方で、奇数フレームのときに、
メモリコントローラ８が書き込みモードとなってＹ信号
用Ｄ−ＲＡＭ１１及びＵＶ信号用Ｄ−ＲＡＭ１２への書
き込みを行い、メモリコントローラ７が読み出しモード
となってＹ信号用Ｄ−ＲＡＭ９及びＵＶ信号用Ｄ−ＲＡ
Ｍ１０からＹ”信号，Ｕ”Ｖ”信号を読み出させるよう
にしている。

【００１９】上述したように、本実施の形態では、フレ
ーム単位でＹ信号用Ｄ−ＲＡＭ及びＵＶ信号用Ｄ−ＲＡ
Ｍに対する書き込み／読み出しのモード交換が行われ、
例えば偶数フレームのときには、各切換スイッチ５，
６，１３，１４の各被切換端子ａが選択されると共に、
メモリコントローラ７が書き込みモードとなってＹ信号
用Ｄ−ＲＡＭ９及びＵＶ信号用Ｄ−ＲＡＭ１０への書き
込みを行い、メモリコントローラ８が読み出しモードと
なってＹ信号用Ｄ−ＲＡＭ１１及びＵＶ信号用Ｄ−ＲＡ
Ｍ１２からＹ”信号，Ｕ”Ｖ”信号を読み出させるよう
にしている。また、例えば奇数フレームのときには、各
切換スイッチ５，６，１３，１４の各被切換端子ｂが選
択されると共に、メモリコントローラ８が書き込みモー
ドとなってＹ信号用Ｄ−ＲＡＭ１１及びＵＶ信号用Ｄ−
ＲＡＭ１２への書き込みを行い、メモリコントローラ７
が読み出しモードとなってＹ信号用Ｄ−ＲＡＭ９及びＵ
Ｖ信号用Ｄ−ＲＡＭ１０からＹ”信号，Ｕ”Ｖ”信号を
読み出させるようにしている。

【００２０】すなわち、本実施の形態において、偶数フ
レームのときには、切換スイッチ５，６の各被切換端子
ａが選択されることで、上記ＮＴＳＣデコーダ４からの
Ｙ’信号，Ｕ’Ｖ’信号がメモリコントローラ７を介し
てＹ信号用Ｄ−ＲＡＭ９，ＵＶ信号用Ｄ−ＲＡＭ１０に
書き込まれ、また、切換スイッチ１３，１４の各被切換
端子ａが選択されることで、メモリコントローラ８によ
ってＹ信号用Ｄ−ＲＡＭ１１，ＵＶ信号用Ｄ−ＲＡＭ１
２から読み出されたＹ”信号，Ｕ”Ｖ”信号がメモリコ
ントローラ１５に供給されることになる。一方で、奇数
フレームのときには、切換スイッチ５，６の各被切換端
子ｂが選択されることで、上記ＮＴＳＣデコーダ４から
のＹ’信号，Ｕ’Ｖ’信号がメモリコントローラ８を介
してＹ信号用Ｄ−ＲＡＭ１１，ＵＶ信号用Ｄ−ＲＡＭ１
２に書き込まれ、また、切換スイッチ１３，１４の各被
切換端子ｂが選択されることで、メモリコントローラ７
によってＹ信号用Ｄ−ＲＡＭ９，ＵＶ信号用Ｄ−ＲＡＭ
１０から読み出されたＹ”信号，Ｕ”Ｖ”信号がメモリ
コントローラ１５に供給されることになる。

【００２１】メモリコントローラ１５は、奇数フレーム
のときにＹ信号用Ｄ−ＲＡＭ９，ＵＶ信号用Ｄ−ＲＡＭ
１０から読み出されたＹ”信号，Ｕ”Ｖ”信号、若しく
は、偶数フレームのときにＹ信号用Ｄ−ＲＡＭ１１，Ｕ
Ｖ信号用Ｄ−ＲＡＭ１２から読み出されたＹ”信号，
Ｕ”Ｖ”信号を、Ｙ信号用Ｓ−ＲＡＭ（スタティックＲ
ＡＭ）１６，ＵＶ信号用Ｓ−ＲＡＭ１７、若しくは、Ｙ
信号用Ｓ−ＲＡＭ（スタティックＲＡＭ）１８，ＵＶ信
号用Ｓ−ＲＡＭ１９の何れか一方側に、８ライン単位で
書き込む。また、当該メモリコントローラ１５は、上記
Ｙ信号用Ｓ−ＲＡＭ１６，ＵＶ信号用Ｓ−ＲＡＭ１７、
若しくは、Ｙ信号用Ｓ−ＲＡＭ１８，ＵＶ信号用Ｓ−Ｒ
ＡＭ１９の何れか一方側に対して書き込みを行っている
とき、当該書き込みと並行して、その書き込みの行われ
ていない他方側のＹ信号用Ｓ−ＲＡＭ，ＵＶ信号用Ｓ−
ＲＡＭから、８ピクセル（画素）×８ピクセル（画素）
のブロック単位で、Ｙ”信号，Ｕ”Ｖ”信号を読み出
す。このような書き込みの対象となるＹ信号用Ｓ−ＲＡ
Ｍ，ＵＶ信号用Ｓ−ＲＡＭと、読み出しの対象となるＹ
信号用Ｓ−ＲＡＭ，ＵＶ信号用Ｓ−ＲＡＭとは、８ライ
ン毎に交換される。

【００２２】なお、例えば当該システムの立ち上げ時や
当該システムにおける画像処理の立ち上げ時のような初
期段階では、このメモリコントローラ１５における制御
の初期設定として、先ず最初に８ライン分の書き込み処
理を行い、この最初の８ライン分の書き込みが終了した
後に、上記８ピクセル×８ピクセルのブロック単位での
読み出し処理と上記８ライン分の書き込み処理の繰り返
し動作を開始する。また、各Ｓ−ＲＡＭ１６〜１９は、
それぞれ例えば６４０×８バイトの容量を有するもので
ある。

【００２３】上記Ｙ信号用Ｓ−ＲＡＭ１６，ＵＶ信号用
Ｓ−ＲＡＭ１７、若しくは、Ｙ信号用Ｓ−ＲＡＭ１８，
ＵＶ信号用Ｓ−ＲＡＭ１９の何れかから読み出された８
ピクセル×８ピクセルのブロック単位のＹ”信号，Ｕ”
Ｖ”信号は、ＪＰＥＧ圧縮ＩＣ（集積回路）２０に供給
される。

【００２４】当該ＪＰＥＧ圧縮ＩＣ２０は、上記８ピク
セル×８ピクセルのブロック単位でＪＰＥＧ圧縮の処理
を行う。このＪＰＥＧ圧縮については公知の技術である
ため、ここではその具体的内容の説明については省略す
る。

【００２５】ＪＰＥＧ圧縮ＩＣ２０にてＪＰＥＧ圧縮処
理を受けた８ビットの圧縮データは、データフォーマッ
トコントローラ２１にて３２ビットに変換され、交互に
切換動作する切換スイッチ２３，２４を介して、それぞ
れ例えば６４ＫＢ（キロバイト）のＳ−ＲＡＭからなる
ＪＰＥＧフレームバッファ２５，２６に交互に格納され
る。なお、これら切換スイッチ２３，２４の選択、及び
ＪＰＥＧフレームバッファ２５，２６の書き込み／読み
出し制御は、データフォーマットコントローラ２１が行
い、ＪＰＥＧフレームバッファ２５，２６は一方が書き
込みモードの時、他方は読み出しモードとなり、フレー
ム毎に当該書き込み／読み出しモードが交換される。

【００２６】これらＪＰＥＧフレームバッファ２５，２
６から交互に読み出された圧縮データは、切換スイッチ
２３，２４を介し、さらにシステムバス２２を介して、
イーサネットやＲＳ−２３２Ｃ等のインターフェイスを
通じて外部へ出力される。すなわち、イーサネットを通
じて外部出力する場合には、上記圧縮データが例えば６
４ＫＢのデュアルポートＲＡＭ２８を介してイーサネッ
トコントローラ２７に送られ、このイーサネットコント
ローラ２７から端子２９を介して外部に出力される。ま
た、ＲＳ−２３２Ｃを通じて外部出力する場合には、上
記圧縮データがＲＳ−２３２Ｃコントローラ３０に送ら
れ、このＲＳ−２３２Ｃコントローラ３０から端子３１
を介して外部に出力される。

【００２７】その他、この図１のシステムにおいて、マ
イクロコンピュータ３３は、例えば４ＭＢのＤ−ＲＡＭ
３２に格納されたプログラムに基づいて、各部の動作を
制御するものである。

【００２８】なお、上述の説明では、偶数フレームのと
きに各切換スイッチ５，６，１３，１４の各被切換端子
ａが選択され、メモリコントローラ７が書き込みモー
ド、メモリコントローラ８が読み出しモードとなり、ま
た、奇数フレームのときに各切換スイッチ５，６，１
３，１４の各被切換端子ｂが選択され、メモリコントロ
ーラ７が読み出しモード、メモリコントローラ８が書き
込みモードとなる例を挙げたが、それらの切り換え動作
及びモードは逆であってもよい。すなわち、奇数フレー
ムのときに各切換スイッチ５，６，１３，１４の各被切
換端子ａが選択され、メモリコントローラ７が書き込み
モード、メモリコントローラ８が読み出しモードとな
り、また、偶数フレームのときに各切換スイッチ５，
６，１３，１４の各被切換端子ｂが選択され、メモリコ
ントローラ７が読み出しモード、メモリコントローラ８
が書き込みモードとなるようにしてもよい。なお、切換
スイッチ２３，２４においても、被切換端子ａ，ｂの位
相関係が同様に成立する。

【００２９】次に、図２を用いて、本実施の形態の画像
処理装置における画像処理の流れを説明する。ここで
は、１つのフレーム画像（特に第１フレーム画像）に着
目して説明する。

【００３０】先ず、処理ステップＳ１として、任意の第
１フレーム画像の信号を取り込むため、当該第１フレー
ム画像の直前の垂直同期信号の「Ｌ（ロー）」期間にお
いて、前記ＮＴＳＣデコーダ４及びメモリコントローラ
７，８に対して必要なコマンドを入力する。ここで入力
される主なコマンドは、ＮＴＳＣデコーダ４に対する入
力選択（ＶＢＳ、Ｙ／Ｃ）、間引きの有無（縮小率）、
色空間選択（４：２：２や４：１：１等）等の設定用の
コマンドや、メモリコントローラ７，８に対する書き込
みモード設定用のコマンド等である。

【００３１】次に、処理ステップＳ２として、垂直同期
信号の立ち上がりエッジで、メモリコントローラ７，８
によるノンインターレース変換やピクセル変換等の処理
が開始され、第１フレーム画像の区間において当該処理
ステップＳ２の処理が終了する。この処理ステップＳ２
にて処理されたＹ’信号，Ｕ’Ｖ’信号は、前記Ｙ信号
用Ｄ−ＲＡＭ９及びＵＶ信号用Ｄ−ＲＡＭ１０、若しく
は、Ｙ信号用Ｄ−ＲＡＭ１１及びＵＶ信号用Ｄ−ＲＡＭ
１２に書き込まれる。

【００３２】次に、処理ステップＳ３として、上記任意
の第１フレーム画像の次の画像である第２フレーム画像
の直前の垂直同期信号の「Ｌ（ロー）」期間において、
メモリコントローラ７，８，１５及びＪＰＥＧ圧縮ＩＣ
２０、データフォーマットコントローラ２１に対して、
第１フレーム画像の信号を処理するために必要なコマン
ドが入力される。ここで入力される主なコマンドは、メ
モリコントローラ７若しくは８に対する読み出しモード
設定用のコマンド、メモリコントローラ１５に対する間
引きの有無の設定用のコマンド、ＪＰＥＧ圧縮ＩＣ２０
に対する圧縮率設定用のコマンド、データフォーマット
コントローラ２１に対するＪＰＥＧフレームバッファの
書き込み／読み出しモード設定用のコマンド等がある。
なお、メモリコントローラ１５については、各フレーム
における先頭８ライン分のみ、各Ｓ−ＲＡＭ１６〜１７
（或いはＳ−ＲＡＭ１８〜１９）への書き込みモードが
最優先で設定され、その後は、各Ｓ−ＲＡＭ１８〜１９
（或いはＳ−ＲＡＭ１６〜１７）への書き込みと読み出
しが並行して行われる。このため、例えば図３に示す概
略図のように、各Ｓ−ＲＡＭ１６〜１９への書き込み
と、そこからの読み出しとの間には、約８ライン分の読
み出し遅延時間が発生する。

【００３３】この処理ステップＳ３にて設定されたコマ
ンドは、第１フレーム画像についてのものであり、当該
第１フレーム画像に対する処理ステップＳ４としての上
記ＪＰＥＧ圧縮処理等は、第２フレーム画像の期間内に
行われる。

【００３４】次に、処理ステップＳ５として、第３フレ
ーム画像の期間内において、上記処理ステップＳ４にて
ＪＰＥＧ処理された第１フレーム画像の信号は、前記Ｊ
ＰＥＧフレームバッファ２５若しくは２６より読み出さ
れ、前述したようにイーサネット、ＲＳ−２３２Ｃ等の
インターフェイスを通じて外部へ出力される。なお、直
接Ｄ−ＲＡＭへ書き込まれる場合もある。

【００３５】以上、第１フレームの画像に着目して説明
したが、第２フレームの画像や第３フレームの画像につ
いての処理も、上述した第１フレームの画像についての
処理と同様のパイプライン処理の形で行う。

【００３６】なお、本実施の形態の説明では、画像圧縮
処理例として、ＪＰＥＧ処理を例に挙げているが、他の
画像圧縮処理でも同様の効果を得ることが可能である。

【００３７】上述したように、本発明の実施の形態の画
像処理装置によれば、任意のビデオ入力（ＶＢＳ、Ｙ／
Ｃ）に対して、以下の処理を１フレーム期間内に全て行
うことができる。すなわち、ピクセル変換、任意の色空
間変換、任意の画面縮小、任意の画像圧縮、任意の出力
先への転送等を、１フレーム期間内に行うことができ
る。また、本実施の形態においては、特定の処理タイミ
ングを必要としないため、既存のシステムに容易に繋が
り、短期間の製品化も可能である。

【００３８】

【発明の効果】以上詳細に説明したように、本発明にか
かる画像処理装置においては、インターレース画像信号
をノンインターレース画像信号に変換する変換手段と画
像圧縮処理及びそれら処理済みのフレーム信号を格納す
る処理手段との間、及び、処理手段と処理済みのフレー
ム信号を読み出す読み出し手段との間を、パイプライン
処理でつなぐようにしたことにより、任意のビデオ入力
信号に対して、ピクセル変換、任意の色空間変換、任意
の画面縮小、任意の画像圧縮、任意の出力先への転送等
の画像処理を１フレーム期間内に全て実行可能である。

【図面の簡単な説明】

【図１】本発明の画像処理装置の一実施の形態の全体構
成を示すブロック回路図である。

【図２】本実施の形態の画像処理装置における画像処理
の流れを説明するために用いるタイミングチャートであ
る。

【図３】図１の各Ｓ−ＲＡＭへの書き込みと、そこから
の読み出しとの間に発生する約８ライン分の読み出し遅
延時間の説明に用いる図である。

【符号の説明】

４ＮＴＳＣデコーダ、５，６，１３，１４，２３，
２４切換スイッチ、７，８，１５メモリコントロー
ラ、９，１１Ｙ信号用Ｄ−ＲＡＭ、１０，１２
ＵＶ信号用Ｄ−ＲＡＭ、１６，１８Ｙ信号用Ｓ−Ｒ
ＡＭ、１７，１９ＵＶ信号用Ｓ−ＲＡＭ、２０
ＪＰＥＧ圧縮ＩＣ、２１データフォーマットコント
ローラ、２５，２６ＪＰＥＧフレームバッファ、
２７イーサネットコントローラ、２８デュアルポー
トＲＡＭ、３０ＲＣ−２３２Ｃコントローラ、３
２プログラム用Ｄ−ＲＡＭ、３３マイクロコンピ
ュータ

Claims

【特許請求の範囲】

【請求項１】インターレース画像信号をノンインター
レース画像信号に変換する変換手段と、画像圧縮処理及びそれら処理済みのフレーム信号を格納
する処理手段と、上記処理済みのフレーム信号を読み出す読み出し手段
と、上記変換手段と処理手段との間、上記処理手段と読み出
し手段との間をパイプライン処理するパイプライン処理
手段とを有することを特徴とする画像処理装置。