JPH0279456A - セラミック本体と外部端子の接合構造体 - Google Patents

セラミック本体と外部端子の接合構造体

Info

Publication number
JPH0279456A
JPH0279456A JP63231348A JP23134888A JPH0279456A JP H0279456 A JPH0279456 A JP H0279456A JP 63231348 A JP63231348 A JP 63231348A JP 23134888 A JP23134888 A JP 23134888A JP H0279456 A JPH0279456 A JP H0279456A
Authority
JP
Japan
Prior art keywords
layer
conductor
ceramic body
electrode layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63231348A
Other languages
English (en)
Other versions
JP2665557B2 (ja
Inventor
Asao Morikawa
森川 朝男
Kazuo Kondo
和夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP63231348A priority Critical patent/JP2665557B2/ja
Priority to US07/404,998 priority patent/US5003131A/en
Publication of JPH0279456A publication Critical patent/JPH0279456A/ja
Application granted granted Critical
Publication of JP2665557B2 publication Critical patent/JP2665557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック本体と外部端子の接合構造体に関
し、更に詳しく言えば表面側導体のCu等とロー材層の
Agとの直接的接触による合金化現象を防ぎ、断線不良
が防止されるこの接合体に関する。
本発明の接合体は、セラミックパッケージ及びセラミッ
ク多層基板、特に高周波帯で使用されるセラミックパッ
ケージ等に利用される。
〔従来の技術〕
従来のセラミック本体と外部端子の接合体として、例え
ば第2図及び第3図に示すピングレッドアレー(PGA
)パッケージの場合のように、CU系金金属ら成る表面
側導体12を持つセラミックパッケージ本体1と、この
表面側導体12の表面を被覆するように形成され、Pt
、PdまたはNi−Fe等の金属から成る電極層2と、
この電極層2上に形成され外部端子4をパッケージ本体
lに接合するAgから成るロー材層3と、から構成され
ているものが知られている。
〔発明が解決しようとする課題〕
上記従来の接合構造体においては第3図に示すように、
Cuが焼成中に電極層2に拡販して拡散部2aを形成す
る。そして、42アロイピンのような外部端子4をロー
付けしてロー材層3を介して外部端子4をパッケージ本
体1に接合する。この時に溶融したAgが同図矢印に示
すように、スルーホール内のCuから成る表面側導体1
2にまで拡散し、それらが反応して合金となって球を形
成して、断線不良を起こす場合もあった。
この現象は電極層がPt、Pd若しくはN1−Faメタ
ライズを問わず、又は表面側導体がCu系のみならずA
u系からなる場合にも同様に発生するときがある。
尚、表面側導体12の構成材料として、Agと合金化し
にくいPt又はPdとすることもできるが、この金属は
高価であり、抵抗値もCu又はAUに比べると10倍程
高くなり、−船釣ではない。
本発明は、上記問題点を克服するものであり、電気特性
に優れ、合金化現象による断線不良を防止した信頼性の
高い、セラミック本体と外部端子の接合構造体を提供す
ることを目的とする。
〔課題を解決するための手段〕
本発明のセラミック構造体において、セラミック本体の
表面側導体はCu系又はA u系金属から成り、ロー材
層はAg系金属から成る。更に電極層の内部に拡散防止
層を形成させたものである。
即ち電極層は、この表面側導体の表面上に形成される下
1層と、該下層のうちCu又はAUが拡散した下層拡散
部の表面を少なくとも被覆しCu等の拡散を防止する拡
散防止層と、この拡散防止層を被覆する上層と、からな
る。
本構造体としては、セラミックパッケージ又はセラミッ
ク多層基板等に用いることができる。上記セラミック本
体1は、例えば第2図に示すように、一般に、セラミッ
ク体11と導体層14と導体(表面側導体12及び内部
導体13)からなる。このセラミック体はアルミナ等の
通常用いられる材料により構成される。上記導体のうち
少なくとも表面側導体はCu系又はAu系の金属からな
る。他の導体はCu系又はAu系の金属であってもよい
し、Pt、Pd、又はPt−Pd等であってもよい。通
常この表面側導体及び内部導体には同材料が用いられる
。上記電極層は、通常、Pt、Pd等の一般に用いられ
る所定の貴金属からなる。
この電極層の内部に構成される拡散防止層はCu、Au
又はAgの拡散を防止するものであればよく、即ちCu
若しくはAuと、Agの反応を防止するようなものであ
ればよい。通常これは、結晶化ガラス、高温ガラス、よ
り好ましくは結晶化ガラス、高温オーバーコートガラス
である。そしてこの拡散防止層は、電極層の下層上に形
成され、Cu又はAUが拡散した下層拡散部の少なくと
も全表面を覆い、更には、この全表面を含むそれより大
きな表面積をもつ被覆層とすることもできる。前者はC
u等又はAgの拡散ひいては両者の反応を確実に防止し
、後者はそれを更に一層確実にするためである。上層は
拡散防止層の少なくとも全表面を被覆する。これは、ロ
ー材層との接着面積を大きくして接着強度を確保するた
めである。
〔作用〕
本接合体の作用を、例えば第1図を用いて説明する。本
接合体においては、C11系の表面側導体12とロー材
層3の間に電極層2が形成され、この電極層2の内部に
Cu等の拡散を防止する拡散防止層22が形成されてい
る。従って焼成工程中において、スルーホール内の表面
側導体12を構成するCu成分が電極層2の下層21に
拡散して下層拡散部21aを形成するが、この拡散防止
層22を通じて更に拡散することはない。また、外部端
子4をロー付けする場合、溶融したAgが上記拡散防止
層22の存在により表面側導体12の方に拡散すること
もない。従ってこの拡散防止層22により表面側導体I
2の構成成分のCu又はAuとロー材層3の構成成分で
あるAgとの反応が防止される。
〔発明の効果〕
上記作用で述べたように拡散防止層の存在によりCu等
とAgの反応が防止されるので、その反応による合金化
現象を防止できる。従ってこの合金化現象による断線不
良を起こすこともなく、そのため信頼性の高い接合構造
体とすることができる。また表面側導体として用いられ
るCu系又はAu系金属は、Pt系等と比べて低抵抗の
ため電気特性にも優れる。
〔実施例〕
以下、実施例により本発明を具体的に説明する。
本実施例の接合構造体の一部説明図を第2図、その要部
説明図を第1図に示す。
この接合構造体は、セラミック本体(パッケージ本体)
1と電極層2とロー材層3とからなる。
このセラミック本体1は、セラミック体11と導体層1
4と導体(表面側導体12と内部側導体13)とからな
る。セラミック体11は表に示すように、所定量のZn
O1Mg01Aj!203、Si0□、B20s 、P
−0,及びZ r O2のうちの少なくとも前者5つか
ら構成され、焼結体である結晶化ガラスからなる。導体
層14はセラミック体11の内部にCuにより形成され
、膜厚は約10μmである。内部側導体13は導体層1
4間を接続し、Cu単独又はCu−Pd (Cu80重
量%、Pd20重量%)からなる。表面側導体12は導
体層14と電極層2を接続する。これらの導体はセラミ
ック体11のスルーホール内にほぼ密に充填されており
、はぼ気密構造となっている。
電極層2は、下層21と拡散防止層22と上層23が一
体となったものである。この下層21及び上層23はP
dから、拡散防止層22はMg02AI203.5lo
z、ZnOより構成される結晶化ガラスからなる。この
拡散防止層22は、表面側導体12の表面とほぼ同心状
であってこの直径のほぼ2倍の大きさであり下層拡散部
21aを十分に覆っている。ロー材層3は純Agからな
り、電極層2の表面のほぼ全面を覆っている。
上記接合体(セラミックパッケージ)は、以下のように
して製作された。
(1)グリーンシートの製作 焼成後の酸化物組成成分が表に示す割合になるように、
配合原料であるZnO1MgC0a 、A1 (OH)
3.5ins、H3B○、 、H,PO2の所定種類の
所定量を秤量し、ライカイ機にて混合し、白金ルツボ又
はアルミナ質ルツボにて1400〜1500℃の適当な
温度で溶融し、この融液を水中へ投入し、急冷してガラ
ス化し、その後アルミナ製ボールミルで粉砕してフリッ
ト (ガラス粉末)を得た。この粉末の粒径は約2〜3
μmである。
この粉末とポリビニルブチラールと可塑剤(ジエチレン
グリコール等)とを用いて常法に従ってドクターブレー
ド法により厚さ約0.6mmのグリーンシートを製作し
た。
なお、このグリーンシートを用いた結晶化ガラス製セラ
ミック体の物性を以下のようにして測定した。上記の各
グリーンシートを100℃/時間の昇温速度で、表に示
す950℃の温度まで加熱し、次いで同温度で2時間焼
成し、その後200℃/時間の冷却速度で冷却し、焼結
体を得、その熱膨張係数等の物性を測定してその結果を
表に示した。
(2)セラミックパッケージ本体の製作上記各試験側組
成のグリーンシートの3枚を用意し、各シートの所定の
位置にパンチングで孔をあけ、スルーホールを形成する
。その後、各層のスルーホール内へCu又はCu−Pd
メタライズを充填する。
最上層に配置されるグリーンシート表面にPtメタライ
ズを用いてPtメタライズ下層(焼結後、電極層下層に
なる)を、他のグリーンシート表面にCuメタライズを
用いてCuメタライズ層(焼結後、導体層となる)を印
刷して形成する。印刷は全てスクリーン印刷を行う。そ
の後、Ptメタライズ下層の表面上であってスルーホー
ルとほぼ同心状であってこのスルーホールの径の約2倍
の大きさの絶縁ペースト層(焼結後、拡散防止層となる
)を、結晶化ガラス絶縁ペーストを用いて印刷して形成
した。この結晶化絶縁ペーストとしてグリーンシートと
同一組成の結晶化ガラスを用いた。次いで、その上から
Ptメタライズを印刷して、絶縁ペースト層を完全に覆
いPtメタライズ下層と完全に導通するようにPtメタ
ライズ上層(焼結後、電極層上層となる)を形成させた
印刷の終わった各層のシートを所定の順序で重ねて加熱
し、加圧して一体化する。そして所定の形状に切断し、
外形寸法を揃えて製品形状とする。その後、大気巾約3
00℃、約5時間でセラミックシート及び各メタライズ
層等に含まれる樹脂等の有機質成分を飛散、除去させる
。仮焼後、大気中600〜750℃、約1時間で残存カ
ーボンを消失させる。
次いで、アンモニア分解ガス雰囲気中、350〜750
℃でCuOをCuに還元する。そしてアンモニア分解ガ
ス雰囲気中又は中性雰囲気中、900〜1000℃、約
1時間でメタライズ及びセラミックを一体的に焼結して
、所定の電極層2をもつセラミックパッケージ本体lを
製作する。
(3)接合構造体(パッケージ)の製作次いで純Agか
らなるロー材によるロー付けを行って、ビンである外部
端子4をロー材層3を介して接合した。更にこのメタラ
イズ及び外部端子4にNi及びAuメツキを行って、セ
ラミックパッケージを製作した。
(4)実施例の効果 本実施例のセラミックパッケージ、は、Cuが拡散した
下層拡散部を覆うように結晶化ガラスからなる拡散防止
層が形成されているので、拡散したCuとピンのロー付
は時に溶融したAgが直接に接触せず、そのため、Ag
とCuの合金化現象を防止できる。また、この拡散防止
層が結晶化ガラスからなるので、ピンホールなどが生ぜ
ず、緻密な被覆層を形成するという効果も併せもつ。本
パッケージでは、導体がCu又はCu/P dからなる
ので、安価であるとともに、低抵抗のため電気特性に優
れたものとなる。更に本パッケージのセラミック本体は
、所定の結晶化ガラスからなるので、(1)焼成、冷却
するのみで容易に結晶化できること、(2)熱膨張係数
はアルミナより小さくシリコン半導体チップに近似して
いること、(3)アルミナの誘電率(ε=9)よりも低
誘電率であること、(4)950℃の低温で焼結できる
こと、(5)緻密体が得られ破壊強度も高いこと、の特
徴をもつので、セラミックパッケージとして極めて優れ
たものである。
なお、本発明においては、上記具体的実施例に示すもの
に限られず、目的、用途に応じて本発明の範囲内で種々
変更した実施例とすることができる。
本発明は上記実施例のPGAセラミックパッケージのみ
ならず他の形式のセラミックパッケージ(D I P型
、フラット型又はリードレス型等)のものとすることも
できる。本発明においては、電極層材料と導体材料の組
合せとしてPtとAu、又はPdとAuの各組合せを用
いることができ、この場合には、樹脂を除去した後、直
接大気中で本焼成を行うことができる。これらのメタラ
イズが酸化されないためである。セラミック体としては
、800〜1100℃で焼成できる他の低温焼成セラミ
ック体全てにも適用できる。
【図面の簡単な説明】
第1図は実施例に係わるセラミックパッケージの要部拡
大断面図、第2図は第1図に示すセラミックパッケージ
の一部断面図、第3図は従来のセラミックパッケージの
要部及び作用を示す説明断面図である。 1;セラミック本体、11;セラミック体、12;表面
側導体、13;内部導体、14;導体層、2;電極層、
21;下層、21a:下層拡散部、22;拡散防止層、
23;上層、3;ロー材層、4;外部端子(ピン)。 特許出願人  日本特殊陶業株式会社 代理人    弁理士 小島清路 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)Cu系又はAu系金属からなる表面側導体をもつ
    セラミック本体と、上記表面側導体の表面を被覆するよ
    うに形成される電極層と、該電極層上に形成されAg系
    からなり外部端子を上記セラミック本体に接合するロー
    材層と、から構成されるセラミック本体と外部端子の接
    合構造体において、 上記電極層は、上記表面側導体の表面上に形成される下
    層と、該下層のうちCu又はAuが拡散した下層拡散部
    の表面を少なくとも被覆しCu、Au又はAgの拡散を
    防止する拡散防止層と、該拡散防止層を被覆する上層と
    、から構成されることを特徴とする、セラミック本体と
    外部端子の接合構造体。
JP63231348A 1988-09-14 1988-09-14 セラミック本体と外部端子の接合構造体 Expired - Fee Related JP2665557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63231348A JP2665557B2 (ja) 1988-09-14 1988-09-14 セラミック本体と外部端子の接合構造体
US07/404,998 US5003131A (en) 1988-09-14 1989-09-08 Connection structure between ceramic body and outer terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63231348A JP2665557B2 (ja) 1988-09-14 1988-09-14 セラミック本体と外部端子の接合構造体

Publications (2)

Publication Number Publication Date
JPH0279456A true JPH0279456A (ja) 1990-03-20
JP2665557B2 JP2665557B2 (ja) 1997-10-22

Family

ID=16922220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63231348A Expired - Fee Related JP2665557B2 (ja) 1988-09-14 1988-09-14 セラミック本体と外部端子の接合構造体

Country Status (2)

Country Link
US (1) US5003131A (ja)
JP (1) JP2665557B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150164A (ja) * 2003-11-11 2005-06-09 Tdk Corp 電子部品
US7525240B2 (en) * 2004-04-26 2009-04-28 Tdk Corporation Electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193351A (ja) * 1984-03-15 1985-10-01 Nec Corp 半導体装置
JPS6276744A (ja) * 1985-09-30 1987-04-08 Narumi China Corp 集積回路用容器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621442A (en) * 1968-11-07 1971-11-16 Allen Bradley Co Terminal connection of electronic devices
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
FR2431900A1 (fr) * 1978-07-25 1980-02-22 Thomson Csf Systeme de soudure d'un laser a semiconducteur sur un socle metallique
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
JPS62279695A (ja) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス セラミツク多層配線基板
JPH07118340B2 (ja) * 1986-10-28 1995-12-18 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション コネクタ・アセンブリ
JP2589492B2 (ja) * 1987-06-23 1997-03-12 株式会社 住友金属セラミックス セラミックス回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193351A (ja) * 1984-03-15 1985-10-01 Nec Corp 半導体装置
JPS6276744A (ja) * 1985-09-30 1987-04-08 Narumi China Corp 集積回路用容器

Also Published As

Publication number Publication date
JP2665557B2 (ja) 1997-10-22
US5003131A (en) 1991-03-26

Similar Documents

Publication Publication Date Title
US7940155B2 (en) Varistor and electronic component module using same
KR970008549B1 (ko) 높은 열 사이클 접착력 및 노화 접착력을 위한 은 풍부 전도체 조성물
JPH06224560A (ja) セラミック多層配線基板
US5665459A (en) Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof
US5252519A (en) Multilayered ceramic substrate and method of manufacturing the same
JPH05251210A (ja) 導電性チップ型セラミック素子及びその製造方法
WO2007088748A1 (ja) メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ
JPH0569319B2 (ja)
JP3346695B2 (ja) 半導体素子収納用パッケージの製造方法
JP2665557B2 (ja) セラミック本体と外部端子の接合構造体
JPH01317183A (ja) 低熱膨張基板用メタライズ組成物
JPH0737420A (ja) 導体ペースト組成物及びそれを用いた回路基板
JP2670679B2 (ja) メタライズ組成物
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JPS6025294A (ja) 回路基板の製造方法
JPH0290551A (ja) セラミックパッケージの製法
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP4497627B2 (ja) ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JPS6318357B2 (ja)
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2759297B2 (ja) リード付き電子部品
JP3145614B2 (ja) セラミック配線基板
JP2685159B2 (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees