JPH0279096A - 音声合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、起動信号に基づき予め記憶した音声合成信号
を出力する音声合成装置に関するものである。

（従来の技術） 従来、この種の音声合成装置としては、例えば第２図の
ようなものがあった。以下、その構成を説明する。

第２図は従来の音声合成装置の一構成例を示すブロック
図である。

この音声合成装置は、ＭＯ３集積回路等で構成されるも
ので、コントロール回路１を備えている。

このコントロール回路１は、装置全体を制御するもので
、起動信号Ｓｉ及びストップ信号ＳＴを入力してクロッ
ク信号φ、コントロール信号群Ｃ３ａ、及びコントロー
ル信号Ｃ８ｂ等を出力する機能を有している。コントロ
ール回路１にはアドレスカウンタ２が接続され、そのア
ドレスカウンタ２と、ストップアドレスデータを格納し
た第１のメモリ３とには、ストップ信号ＳＴ出力用の比
較回路４が接続されている。また、アドレスカウンタ２
には、音声のＡＤＰＣＭ　（、八ｄａｐｔｉｖｅＤｉｆ
ｆｅｒｅｎｔｉａｌ　Ｐｕ１ｓｅ　Ｃｏｄｅ　Ｍｏｄｕ
ｌａｔｉｏｎ　）符号化データを格納した第２のメモリ
５、音声合成回路６、及びディジタル／アナログ変換器
（以下、Ｄ／Ａ変換器という）７が接続されている。

ＰＣＭ方式は、アナログ信号である音声波形を復号化（
再生〉が可能な周波数で標本化し、その振幅を量子化し
て２進数表現の符号として表わすことである。この際、
情報量をできるだけ少なくするため、隣接する振幅の差
をとり、その差分のみを適応量子化の原理で符号化する
ようにしたＡＤＰＣＭ方式は、音声波形に対する追随性
に優れている。このＡＤＰＣＭ符号化データを格納した
第２のメモリ５に接続された音声合成回路６は、コント
ロール信号群Ｃ８ａに基づき、ＡＤＰＣＭ符号化データ
を復号化する回路である。また、Ｄ／Ａ変換器７は、コ
ントロール信号Ｃ８ｂに基づき、音声合成回路６の出力
をアナログ信号である音声合成信号ＳＯに変換する機能
を有している。

第３図は第２図のタイムチャートである。

起動信号Ｓｉが入力される前の期間ＴＯにおいて、Ｄ／
Ａ変換器７はコントロール信号Ｃ８ｂに基づき、スタン
バイ（待機）状態にあり、その出力が接地電位■ＳＳレ
ベルになっている。時刻ｔ１において、起動信号Ｓｉが
コントロール回路１及びアドレスカウンタ２に入力され
ると、そのコントロール回路１から出力されるコントロ
ール信号Ｃ８ｂにより、Ａ／Ｄ変換器７のスタンバイ状
態が解除されてその出力が電位ＶＤＤ／２レベルに立上
がる。それと同時に、アドレスカウンタ２は起動信号Ｓ
ｉによりリセットされた後、コントロール回路１から出
力されるクロック信号φによりカウントアツプしていき
、アドレスデータを逐次、比較回路４及び第２のメモリ
５に供給する。

第２のメモリ５は、逐次アドレスデータを受け、対応す
るＡＤＰＣＭ符号化データを出力する。このＡＤＰＣＭ
符号化データは、音声合成回路６により復号化された後
、Ｄ／Ａ変換器７で音声合成信号Ｓｏに変換されて出力
される。この音声合成信号Ｓｏは、第３図の音声出力期
間Ｔ１で示されるように、電位ＶＤＤ／２のレベル（但
し、ＶＤＤは例えば３〜５Ｖ）を中心に振幅するアナロ
グ信号である。

アドレスカウンタ２からアドレスデータが逐次出力され
ると、比較回路４は、そのアドレスデータと、第１のメ
モリ３のストップアドレスデータとを逐次比較し、両者
が一致した時刻ｔ２でストップ信号ＳＴをコントロール
回路１に出力する。

すると、Ｄ／Ａ変換器７はコントロール信号Ｃ８ｂに基
づき、スタンバイ状態となり、そのＤ／Ａ変換器７の出
力が電位ＶＤＤ／２がら接地電位■ＳＳレベルへ立下が
って音声出力停止期間Ｔ２となる。

（発明が解決しようとする課題） しかしながら、上記構成の装置では、時刻ｔ］及びｔ２
において、Ｄ／Ａ変換器７の出力レベルが急激に変化す
るため、ポツプノイズ（ｐｏｐｎｏｉｓｅ　）と呼ばれ
る「プッｊ音が生じるという問題があった。そこで、こ
のポツプノイズ対策として、期間ＴＯ及びＴ２おいても
、Ｄ／Ａ変換器７をスタンバイ状態とせずに、電位ＶＤ
Ｄ／２レベルを出力させる方法が提案されているが、音
声合成装置の消費電力が大きくなるという不都合があっ
た。

本発明は前記従来技術が持っていた課題として、ポツプ
ノイズの点、及び消費電力が大きくなる点について解決
ｊ−た音声合成装置を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、起動信号によりリ
セットされ、タロツク信号によりカウントアツプしてア
ドレスデータを逐次出力するアドレスカウンタと、音声
合成動作の終了を示すストップアドレスデータを格納し
た第１のメモリと、前記アドレスデータと前記ストップ
アドレスデータとを比較してそれらのデータの一致時に
ストップ信号を出力する比較回路と、音声のＡＤＰＣＭ
符号化データを格納し、前記アドレスデータに基づき該
ＡＤＰＣＭ符号化データを順次出力する第２のメモリと
、前記第２のメモリの出力を復号化する音声合成回路と
、前記音声合成回路の出力をアナログ信号に変換して音
声合成信号を出力するディジタル／アナログ変換器とを
備えた音声合成装置において、前記音声合成信号が所定
の時定数をもって接地電位レベルから一定電位レベルま
で立上がるためのＡＤＰＣＭ符号化データを格納する立
上がり用メモリと、前記音声合成信号が所定の時定数を
もって一定電位レベルから接地電位レベルまで立下がる
ためのＡＤＰＣＭ符号化データを格納する立下がり用メ
モリと、前記起動信号に基づき前記立上がり用メモリの
出力を選択し、前記音声合成信号が一定電位レベルに達
した時には前記第２のメモリの出力を選択し、前記スト
ップ信号に基づき前記立下がり用メモリの出力を選択し
、それらを前記音声合成回路に与える選択回路とを、設
けたものである。

（作用） 本発明によれば、以上うのように音声合成装置を構成し
たので、選択回路は音声合成動作開始時に立上がり用メ
モリの出力を選択してそれを音声合成回路に与え、音声
合成動作終了時に立下がり用メモリの出力を選択してそ
れを音声合成回路に与える。これにより、音声合成動作
の開始時と終了時において音声合成信号の電位変化を緩
慢にしてポツプノイズの発生の防止が図れる。その上、
音声合成動作停止期間においてＤ／Ａ変換器をスタンバ
イ状態にすることが可能となる。従って、前記課題を解
決できるのである。

（実施例） 第１図は本発明の実施例を示す音声合成装置の構成ブロ
ック図である。

この音声合成装置は、ＭＯ８集積回路等で構成されるも
ので、中央処理回路（以下、ＣＰＵという）等で構成さ
れたコントロール回路１０を備えている。このコントロ
ール回路１０は、装置全体を制御するもので、起動信号
Ｓｉ及びストップ信号ＳＴを入力してクロック信号φ、
コントロール信号群Ｃ８ａ、コントロール信号Ｃ８ｂ、
及び選択信号Ｃ８Ｉ、Ｃ３２，Ｃ８３等を所定のタイミ
ングで出力する機能を有している。コントロール回路１
０にはアドレスカウンタ１１が接続され、そのアドレス
カウンタ１１と第１のメモリ１２とが比較回路１３に接
続されている。

アドレスカウンタ１１は、起動信号Ｓｉによりリセット
され、コントロール回路１０からのクロック信号φによ
りカウントアツプしてアドレスデータを逐次出力する回
路である。第１のメモリ１２は、音声合成動作の終了を
示すストップアドレスデータを格納するもので、読出し
専用メモリ（以下、ＲＯＭという）等で構成されている
。比較回路１３は、アドレスカウンタ１１の出力と第１
のメモリ１２の出力とを逐次比較し、百出力が一致した
時点で、例えば１パルスのストップ信号ＳＴを出力し、
それをコントロール回路１０に与える回路である。

また、アドレスカウンタ１１には第２のメモリ１４が接
続され、その第２のメモリ１４、立上がり用メモリ１５
及び立上がりの用メモリ１６が選択回路１７を介して音
声合成回路１８に接続され、さらにその音声合成回路１
８に音声合成信号Ｓ。

出力用のＤ／Ａ変換器１９が接続されている。

第２のメモリ１４は、音声のＡＤＰＣＭ符号化データを
格納し、アドレスカウンタ１１から出力されるアドレス
データに基づき、ＡＤＰＣＭ符号化データＡＯ〜Ａ３を
ＪＩＩＱ次出力するメモリである。

立上がり用メモリ１５は、例えば音声合成信号Ｓｏが所
定の時定数をもって接地電位■ＳＳレベルから電位ＶＤ
Ｄ／２まで立上がるためのＡＤＰＣＭ符号化データＢＯ
〜Ｂ３を格納するメモリ、立上がり用メモリ１６は、例
えば音声合成信号Ｓｏが所定の時定数をもって電位ＶＤ
Ｄ／２から接地電位ＶＳＳレベルまで立下がるためのＡ
ＤＰＣＭ符号化データＣＯ〜Ｃ３を格納するメモリであ
る。これらのメモリ１４，１５．１６は例えばＲＯＭＴ
：：構成されている。選択回路］７は、コントロール回
路１０から出力される選択信号Ｃ３Ｉ。

Ｃ３２，Ｃ８３に基づき、メモリ１４〜１６から出力さ
れる３組のＡＤＰＣＭ符号化データＡＯ〜Ａ３．ＢＯ〜
Ｂ３．ＣＯ〜Ｃ３のうちのいずれか１組を選択し７てデ
ータＹＯ〜Ｙ３の形で音声合成回路１８へ供給する回路
である。音声合成回路１−８は、コントロール回路１０
から出力されるコントロール信号群Ｃ８ａに基づき、選
択回路１７の出力データＹＯ〜Ｙ３を復号化する回路で
ある。

また、Ｄ／Ａ変換器１９は、コントロール回路１０から
出力されるコントロール信号Ｃ８ｂに基づき、例えばそ
の信号Ｃ８ｂが高レベル（以下、”　Ｈ”という）の時
に、音声合成回路１８の出力をアナログ信号である音声
合成信号Ｓｏに変換し、信号Ｃ８ｂが低レベル（以下、
ＩＩ　Ｌ　＋＋という）の時にスタンバイ状態となる機
能を有している。

第４図は第１図の選択回路１７の一構成例を示す回路図
である。

この選択回路１７は、３個１組で４組のトライステート
バッファ１７−０〜１７−１１で構成されている。トラ
イステートバッファ１７−〇〜１７−１１は、選択信号
Ｃ３Ｉ〜Ｃ８３がＨ”の時にオン状態、“Ｌｏｏの時に
出力側がハイインピーダンス（開放状態）となるバッフ
ァである。従って、選択信号Ｃ８Ｉのみが′″Ｈ”の時
には第２のメモリ１４の出力データＡＯ〜Ａ３が選択さ
れ、同じく選択信号Ｃ５２のみが°Ｈ′°の時には立上
がり用メモリ１５の出力データＢＯ〜Ｂ３が、選択信号
Ｃ３３のみが”　Ｈ”の時には立下がり用メモリ１６の
出力データＣＯ〜Ｃ３がそれぞれ選択される。

第５図は第１図のタイムチャートであり、この図を参照
しつつ第１図の動作を説明する。

起動信号Ｓｉが入力される前の期間Ｔａにおいて、Ｄ／
Ａ変換器１９はコントロール信号Ｃ８ｂの“Ｉ　ｌ、　
ＴＩにより、スタンバイ状態にあり、その出力が接地電
位■ＳＳレベルとなっている。

時刻ｔａにおいて、１パルスの起動信号Ｓｉがコントロ
ール回路１０及びアドレスカウンタ１１に入力されると
、コントロール回路１０はＬ°°。

１１ＨＩＩ　、　　ｌ“Ｌ”の選択信号Ｃ８Ｉ、Ｃ３２
，Ｃ３３を出力すると共に、１１　ＨＩＩのコントロー
ル信号群Ｃ８ａ及び“Ｈ”のコントロール信号Ｃ８ｂを
出力する。すると、選択回路１７は立上がり用メモリ１
５から出力されるＡＤＰＣＭ符号化データＢＯ〜Ｂ３を
選択し、それをデータＹＯ〜Ｙ３の形で音声合成回路１
８へ出力する。音声合成回路１８はコントロール信号群
Ｃ８ａに基づき、データＹＯ〜￥３を復号化するので、
その復号化されたディジタル信号がＤ／Ａ変換器１つで
アナログ信号の音声合成信号Ｓｏに変換された後、出力
される。この音声合成信号Ｓｏの電位は、時刻ｔａから
期間ｔｂにわたり、所定の時定数で電位ＶＤＤ／２Ｄ／
Ａ変換器徐々に上昇していく。

コントロール回路１０は、時刻ｔａからのカウント動作
等により、音声合成信号ＳＯの電位がＶＤＤ／２Ｄ／Ａ
変換器したことを検出すると、時刻ｔｂにおいて、選択
信号Ｃ８２をｉｔ　Ｌ　＋＋にすると共に、選択信号Ｃ
３ＩのみをＩＩ　Ｈ＋＋にし、さらにクロック信号φを
出°力する。

選択信号Ｃ８２の“Ｈ′°により、選択回路１７は第２
のメモリ１４の出力を選択する。これと同時に、起動信
号Ｓｉによりリセット状態になっていたアドレスカウン
タ１１は、クロック信号φによりカウントアツプしてい
き、アドレスデータを逐次、比較回路１４及び第２のメ
モリ１４に供給する。第２のメモリ１４は、逐次アドレ
スデータを受け、対応するＡＤＰＣＭ符号化データＡＯ
〜Ａ３を出力する。このＡＤＰＣＭ符号化データは、選
択回路１７を通して音声合成回路１８により復帰化され
た後、Ｄ　／　Ａ変換器１９で音声合成信号Ｓｏに変換
されて出力される。この音声合成信号Ｓｏは、第５図の
音声出力期間Ｔｃで示されるように、電位ＶＤＤ／２の
レベルを中心に振幅するアナログ信号である。

アドレスカウンタ１１からアドレスカウンタが逐次出力
されると、比較回路１３は、そのアドレスデータと、第
１のメモリ１２のストップアドレスデータとを逐次比較
し、両者が一致した時刻ｔｃで１パルスのストップ信号
ＳＴをコントロール回路１０に出力する。これにより、
コントロール回路１０は選択信号Ｃ８Ｉを′″Ｌ”にす
ると共に、）ｆｌｌ倍信号Ｃ３３みをＩＩ　ＨＩＩにす
る。

選択信号Ｃ３３の“Ｈ”により、選択回路１７は立下が
り用メモリ１６の出力を選択する。立下がり用メモリ１
６から出力されたＡＤＰＣＭ符号化デー帰化Ｏ〜Ｃ３は
、選択回路１７を通して音声合成回路１８で復号化され
、Ｄ／Ａ変換器１つで音声合成信号Ｓｏに変換される。

この音声合成信号Ｓｏの電位は、時刻ｔｃから期間Ｔｄ
にわたり、所定の時定数で接地電位■ＳＳレベルに向け
て徐々に下降していく。コントロール回路１０は、時刻
Ｌｃからのカウント動作等により、音声合成信号ＳＯの
電位がＶＳＳまで低下したことを検出すると、時刻ｔｄ
において、選択信号Ｃ３３を′“ｔ、＋１にすると共に
、コントロール信号Ｃ３ｂを７１　Ｌｌｌにする。コン
トロール信号ｃｓｂがＩＩ　Ｌ　ＩＩになると、Ｄ／Ａ
変換器１９はスタンバイ状態となり、その出力が第５図
の期間Ｔｅで示すように接地電位■ＳＳレベルとなる。

本実施例では、期間′ｒｂの音声発声開始時、及び期間
Ｔｄの音声発声終了時において、Ｄ／Ａ変換器１つの出
力の変化が緩慢になるので、ポツプノイズが除去できる
。その上、音声発声のない期間Ｔａ及びＴｅでは、Ｄ／
Ａ変化器１９がスタンバイ状態であるため、電力消費を
削減できる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

（ｉ＞　　メモリ１２．１４〜１６を随時読み書き可能
なメモリ（ＲＡＭ）等で構成すれば、データの書き換え
が容易に行える。

（ｉｉ）　　コントロール回路１０は、音声合成回路１
８の出力変化、あるいはＤ／Ａ変換器１９の出力変化に
基づき、コントロール信号Ｃ８ｂや選択信号Ｃ３Ｉ〜Ｃ
３３等の出力制御を行う構成にしてもよい。

（発明の効果） 以上詳細に説明したように、本発明によれば、音声合成
動作開始時には、立上がり用メモリの出力を復号化し、
それをアナログ信号に変換して音声合成信号を出力し、
音声合成動作終了時には、立上がり用メモリの出力を復
号化し、それをアナログ信号に変換して音声合成信号を
出力するようにしたので１．音声合成動作の開始時と終
了時において音声合成信号の変化が緩慢になり、ポツプ
ノイズを除去できる。その上、音声合成動作の停止期間
では、Ｄ／Ａ変換器をスタンバイ状態にできるため、消
費電力を削減できる。

【図面の簡単な説明】

第１図は本発明の実施例を示す音声合成装置の構成ブロ
ック図、第２図は従来の音声合成装置の構成ブロック図
、第３図は第２図のタイムチャート、第１１図は第１図
の選択回路の回路図、第５図は第１図のタイムチャート
である。 １０・・・・・・コントロール回路、１１・・・・・・
アドレスカウンタ、１３・・・・・・比較回路、１．２
．１４・・曲第１、第２のメモリ、１５・・・・・・立
上がり用メモリ、１６・・・・・・立下がり用メモリ、
１７・・・・・・選択回路、１８・・・・・・音声合成
回路、１９・・・・・・Ｄ／Ａ変換器、Ｃ８ａ・・・・
・・コントロール信号群、Ｃ８ｂ・・・・・・コントロ
ール信号、Ｃ３Ｉ〜Ｃ３３・・・・・・選択信号、Ｓｉ
・・・・・・起動信号、Ｓｏ・・・・・・音声合成信号
、ＳＴ・・・・・・ストップ信号、φ・・・・・・クロ
ック信号。

Claims (1)

1. 【特許請求の範囲】 起動信号によりリセットされ、クロック信号によりカウ
   ントアップしてアドレスデータを逐次出力するアドレス
   カウンタと、音声合成動作の終了を示すストップアドレ
   スデータを格納した第１のメモリと、前記アドレスデー
   タと前記ストップアドレスデータとを比較してそれらの
   データの一致時にストップ信号を出力する比較回路と、
   音声のＡＤＰＣＭ符号化データを格納し、前記アドレス
   データに基づき該ＡＤＰＣＭ符号化データを順次出力す
   る第２のメモリと、前記第２のメモリの出力を復号化す
   る音声合成回路と、前記音声合成回路の出力をアナログ
   信号に変換して音声合成信号を出力するディジタル／ア
   ナログ変換器とを備えた音声合成装置において、 前記音声合成信号が所定の時定数をもって接地電位レベ
   ルから一定電位レベルまで立上がるためのＡＤＰＣＭ符
   号化データを格納する立上がり用メモリと、 前記音声合成信号が所定の時定数をもって一定電位レベ
   ルから接地電位レベルまで立下がるためのＡＤＰＣＭ符
   号化データを格納する立下がり用メモリと、 前記起動信号に基づき前記立上がり用メモリの出力を選
   択し、前記音声合成信号が一定電位レベルに達した時に
   は前記第２のメモリの出力を選択し、前記ストップ信号
   に基づき前記立下がり用メモリの出力を選択し、それら
   を前記音声合成回路に与える選択回路とを、設けたこと
   を特徴とする音声合成装置。