JPH0277167A - アクティブマトリクスシリコン薄膜トランジスタ基板 - Google Patents
アクティブマトリクスシリコン薄膜トランジスタ基板Info
- Publication number
- JPH0277167A JPH0277167A JP22942688A JP22942688A JPH0277167A JP H0277167 A JPH0277167 A JP H0277167A JP 22942688 A JP22942688 A JP 22942688A JP 22942688 A JP22942688 A JP 22942688A JP H0277167 A JPH0277167 A JP H0277167A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- active matrix
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title claims description 19
- 239000011159 matrix material Substances 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 3
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000011651 chromium Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アクティブマトリクス型液晶表示器に用いら
れるシリコン薄膜トランジスタ、特にそのソース配線端
子部分に関するものである。
れるシリコン薄膜トランジスタ、特にそのソース配線端
子部分に関するものである。
［従来の技術］
第３図はアクティブマトリクス型液晶表示器に用いられ
るシリコン薄膜トランジスタを示したものである。
るシリコン薄膜トランジスタを示したものである。
同図において１は基板、２ｂはＣｒ（クロム）、Ｍｏ（
モリブデン）、Ｔａ（タンタル）等を用いたゲート電極
、３はゲート絶縁層、４は真性シリコン層、５ａおよび
５ｂはドナーあるいはアクセブタとなる不純物を含んだ
不純物シリコン層によるソース電極およびドレイン電極
、６および６ｂは、Ｉ Ｔ Ｏ（Ｉｎｄｌｕａ＋ Ｔｉ
ｎ ０ｘｌｄｅ）等により形成されたソース配線および
表示電極、７は保護絶縁層、８ｂはシリコン層４のチャ
ンネル形成部に入射する光を遮断するため、Ａｌ（アル
ミニウム）等により形成された遮光膜である。
モリブデン）、Ｔａ（タンタル）等を用いたゲート電極
、３はゲート絶縁層、４は真性シリコン層、５ａおよび
５ｂはドナーあるいはアクセブタとなる不純物を含んだ
不純物シリコン層によるソース電極およびドレイン電極
、６および６ｂは、Ｉ Ｔ Ｏ（Ｉｎｄｌｕａ＋ Ｔｉ
ｎ ０ｘｌｄｅ）等により形成されたソース配線および
表示電極、７は保護絶縁層、８ｂはシリコン層４のチャ
ンネル形成部に入射する光を遮断するため、Ａｌ（アル
ミニウム）等により形成された遮光膜である。
ところで、アクティブマトリクスシリコン薄膜トランジ
スタでは、ソース配線およびゲート配線と外部回路との
接続が必要である。接続方法としては、外部回路を集積
化したＩＣ（インチグレイティド サーキッツ）をアク
ティブマトリクス基板上に実装し、上記ＩＣと上記ソー
ス配線およびゲート配線をワイヤボンディング法により
接続したものが提案されている。
スタでは、ソース配線およびゲート配線と外部回路との
接続が必要である。接続方法としては、外部回路を集積
化したＩＣ（インチグレイティド サーキッツ）をアク
ティブマトリクス基板上に実装し、上記ＩＣと上記ソー
ス配線およびゲート配線をワイヤボンディング法により
接続したものが提案されている。
第４図は、上記ワイヤボンディング法を用いて接続を行
うときのソース配線端子部を示した従来例である。
うときのソース配線端子部を示した従来例である。
同図において、１は基板、２はゲート電極と同一材料（
Ｃｒ、ＭＯｌＴａ等）を用いて形成され、後述のソース
配線を接続する接続電極、３はゲート絶縁層、４は真性
シリコン層、５は不純物シリコン層、６はＩＴＯ等を用
いたソース配線、７は保護絶縁層である。
Ｃｒ、ＭＯｌＴａ等）を用いて形成され、後述のソース
配線を接続する接続電極、３はゲート絶縁層、４は真性
シリコン層、５は不純物シリコン層、６はＩＴＯ等を用
いたソース配線、７は保護絶縁層である。
従来は、上記接続電極２の端部２Ｃで、外部回路のリー
ド線とのワイヤボンディングを行い、外部回路とソース
配ｔｉ１６との接続を行っていた。
ド線とのワイヤボンディングを行い、外部回路とソース
配ｔｉ１６との接続を行っていた。
［解決しようとする課ＷＪ］
ワイヤボンディングを行う上記接続電極２は、ゲート電
極と同一材料、すなわちＣ「、Ｍｏ５Ｔａ等の高融点金
属で形成されているため、ボンディングの電気的、機械
的信頼性に難点があり、特に長期信頼性に問題がありた
。
極と同一材料、すなわちＣ「、Ｍｏ５Ｔａ等の高融点金
属で形成されているため、ボンディングの電気的、機械
的信頼性に難点があり、特に長期信頼性に問題がありた
。
本発明は、上記従来の課題に対してなされたものであり
、信頼性のあるボンディング端子を提供することを目的
としている。
、信頼性のあるボンディング端子を提供することを目的
としている。
〔課題を解決するための手段１
本発明は、ゲート電極と同一材料により形成された接続
電極と、上記接続電極上で上記接続電極に接続されたソ
ース配線と、上記接続電極上で上記接続電極に接続され
、外部回路のリード線の接続端子となる端子電極とを少
なくとも有することを特徴とするアクティブマトリクス
シリコン薄膜トランジスタ基板により、上記目的を達成
するものである。
電極と、上記接続電極上で上記接続電極に接続されたソ
ース配線と、上記接続電極上で上記接続電極に接続され
、外部回路のリード線の接続端子となる端子電極とを少
なくとも有することを特徴とするアクティブマトリクス
シリコン薄膜トランジスタ基板により、上記目的を達成
するものである。
上記端子電極はＡｌにより形成されていることが好まし
く、また、シリコン薄膜トランジスタの遮光膜と同一材
料により形成されていることが好ましい。
く、また、シリコン薄膜トランジスタの遮光膜と同一材
料により形成されていることが好ましい。
さらに、上記アクティブマトリクスシリコン薄膜トラン
ジスタ基板に実装されるＩＣの電源配線が、上記端子電
極と同一材料により形成されていることが好ましい。
ジスタ基板に実装されるＩＣの電源配線が、上記端子電
極と同一材料により形成されていることが好ましい。
［実施例］
以下、図面に基き本発明における一実施例の説明を行う
。
。
第１図は本発明におけるアクティブマトリクスシリコン
薄膜トランジスタの製造工程を示したものである。以下
、同図（ａ）〜（ｄ）に従い製造工程の説明を行う。
薄膜トランジスタの製造工程を示したものである。以下
、同図（ａ）〜（ｄ）に従い製造工程の説明を行う。
（ａ）゛基板１上にＣｒ％Ｍｏ、Ｔａ等の高融点金属を
堆積し、ゲート電極（図示せず。）と同時に接続電極２
を形成し、引続き窒化シリコンまたは酸化シリコンを用
いたゲート絶縁層３、非晶質シリコンを用いた真性シリ
コン層４、および非晶質シリコン中に、ドナーあるいは
アクセプタとなる不純物を含んだ不純物シリコン層５を
、基板１の周辺部を覆うようなメタルマスクを用いて選
択的に堆積する。
堆積し、ゲート電極（図示せず。）と同時に接続電極２
を形成し、引続き窒化シリコンまたは酸化シリコンを用
いたゲート絶縁層３、非晶質シリコンを用いた真性シリ
コン層４、および非晶質シリコン中に、ドナーあるいは
アクセプタとなる不純物を含んだ不純物シリコン層５を
、基板１の周辺部を覆うようなメタルマスクを用いて選
択的に堆積する。
（ｂ）上記真性シリコン層４および不純物シリコン層５
をバターニングした後、ＩＴＯをメタルマスクを用いて
選択的に堆積し、このＩＴＯをバターニングしてソース
配線６を形成する。このソース配線６は上記接続電極２
上で上記接続電極に接するように形成することが重要で
ある。
をバターニングした後、ＩＴＯをメタルマスクを用いて
選択的に堆積し、このＩＴＯをバターニングしてソース
配線６を形成する。このソース配線６は上記接続電極２
上で上記接続電極に接するように形成することが重要で
ある。
（Ｃ）窒化シリコンまたは酸化シリコンを用いた保護絶
縁層７をメタルマスクを用いて選択的に堆積する。この
とき保護絶縁層７は、上記ソース配線６の端部を覆うよ
うに形成することが好ましい。
縁層７をメタルマスクを用いて選択的に堆積する。この
とき保護絶縁層７は、上記ソース配線６の端部を覆うよ
うに形成することが好ましい。
（ｄ）Ａｌを堆積し、これをパターニングして、薄膜ト
ランジスタ部の遮光膜（図示せず。）、および外部回路
のリード線をワイヤボンディングする端子電極８を同時
に形成する。
ランジスタ部の遮光膜（図示せず。）、および外部回路
のリード線をワイヤボンディングする端子電極８を同時
に形成する。
ところで、薄膜トランジスタを駆動するＩＣをＬ記基板
１上に実装する場合、上記ＩＣの電源ラインを上記基板
１上に形成する必要があるが、上記端子電極８と同時に
上記電源ラインを形成することが製造工程を簡略化でき
好ましい。特に上記端子電極８．がＡｌであれば、電源
ラインの抵抗値を小さくすることができるため、ＩＣの
電源ラインとしては好適である。
１上に実装する場合、上記ＩＣの電源ラインを上記基板
１上に形成する必要があるが、上記端子電極８と同時に
上記電源ラインを形成することが製造工程を簡略化でき
好ましい。特に上記端子電極８．がＡｌであれば、電源
ラインの抵抗値を小さくすることができるため、ＩＣの
電源ラインとしては好適である。
上記端子電極８にはＡｌが最適であるが、これ以外にも
、例えばＡｌを主成分とした合金等を用いてもよい。
、例えばＡｌを主成分とした合金等を用いてもよい。
なお、と記製造工程により、第２図に示すようなゲート
配線端子部が同時に得られる。同図において、′２ａは
上記接続電極と同時に形成されるゲート配線、６ａは上
記ソース配線と同時に形成されるＩＴＯ等の層、８ａは
上記端子電極と同時に形成されるゲート配線の端子電極
、他は第１図と同一のものを示している。
配線端子部が同時に得られる。同図において、′２ａは
上記接続電極と同時に形成されるゲート配線、６ａは上
記ソース配線と同時に形成されるＩＴＯ等の層、８ａは
上記端子電極と同時に形成されるゲート配線の端子電極
、他は第１図と同一のものを示している。
また、シリコン薄膜トランジスタは、第３図に示すよう
なものが同時に得られる。
なものが同時に得られる。
［発明の効果］
本発明によれば、Ａ１等のワイヤボンディングに適した
材料を端子電極として用いるため、外部回路のリード線
とのワイヤボンディングに対する信頼性が大幅に向上す
る。
材料を端子電極として用いるため、外部回路のリード線
とのワイヤボンディングに対する信頼性が大幅に向上す
る。
特に、」−記端子電極をシリコン薄膜トランジスタの遮
光膜と同一材料で形成すれば、同時に両者を形成できる
ため、製造工程を簡略化することができる。
光膜と同一材料で形成すれば、同時に両者を形成できる
ため、製造工程を簡略化することができる。
さらに、ＩＣを基板上に実装する場合、上記ＩＣの電源
ラインを端子電極と同時に形成すれば製造工程を簡略化
できるとともに、上記端子電極がＡｌであれば上記電源
ラインの抵抗値を少なくすることができ、ＩＣの電源ラ
インとして好適なものとなる。
ラインを端子電極と同時に形成すれば製造工程を簡略化
できるとともに、上記端子電極がＡｌであれば上記電源
ラインの抵抗値を少なくすることができ、ＩＣの電源ラ
インとして好適なものとなる。
４、図面の簡単説明
第１図は本発明における一実施例を示したソース配線端
部の製造工程断面図、第２図は第１図の製造工程により
得られるゲート配線端部の断面図第３図は本発明および
従来例におけるシリコン薄膜トランジスタの断面図、第
４図は従来例におけるソース配線端部の断面図である。
部の製造工程断面図、第２図は第１図の製造工程により
得られるゲート配線端部の断面図第３図は本発明および
従来例におけるシリコン薄膜トランジスタの断面図、第
４図は従来例におけるソース配線端部の断面図である。
２・・・接続電極
６・・・ソース配線
８・・・端子電極
以 上
出願人 株式会社 精 工 舎
Claims (4)
- （１）ゲート電極と同一材料により形成された接続電極
と、上記接続電極上で上記接続電極に接続されたソース
配線と、上記接続電極上で上記接続電極に接続され、外
部回路のリード線の接続端子となる端子電極 とを有することを特徴とするアクティブマトリクスシリ
コン薄膜トランジスタ基板。 - （２）上記端子電極がＡｌ（アルミニウム）により形成
されていることを特徴とする請求項１記載のアクティブ
マトリクスシリコン薄膜トランジスタ基板。 - （３）上記端子電極がシリコン薄膜トランジスタの遮光
膜と同一材料により形成されていることを特徴とする請
求項１記載のアクティブマトリクスシリコン薄膜トラン
ジスタ基板。 - （４）上記請求項１〜３のいずれかに記載のアクティブ
マトリクスシリコン薄膜トランジスタ基板において、こ
の基板上に実装されるＩＣ（インテグレイティド サー
キッツ）の電源配線が、上記端子電極と同一材料により
形成されていることを特徴とするアクティブマトリクス
シリコン薄膜トランジスタ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229426A JP2719597B2 (ja) | 1988-09-13 | 1988-09-13 | アクティブマトリクスシリコン薄膜トランジスタ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229426A JP2719597B2 (ja) | 1988-09-13 | 1988-09-13 | アクティブマトリクスシリコン薄膜トランジスタ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277167A true JPH0277167A (ja) | 1990-03-16 |
| JP2719597B2 JP2719597B2 (ja) | 1998-02-25 |
Family
ID=16892041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229426A Expired - Fee Related JP2719597B2 (ja) | 1988-09-13 | 1988-09-13 | アクティブマトリクスシリコン薄膜トランジスタ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719597B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958480A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
| JPS5958479A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
| JPS60166162U (ja) * | 1984-04-11 | 1985-11-05 | キヤノン株式会社 | 薄膜トランジスタ基板 |
-
1988
- 1988-09-13 JP JP63229426A patent/JP2719597B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958480A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
| JPS5958479A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
| JPS60166162U (ja) * | 1984-04-11 | 1985-11-05 | キヤノン株式会社 | 薄膜トランジスタ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2719597B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555987B2 (ja) | アクティブマトリクス基板 | |
| KR0147308B1 (ko) | 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치 | |
| US4885616A (en) | Thin film display device with thin amorphous channel | |
| US4283118A (en) | Liquid crystal display with a substrate carrying display electrodes and integrated circuit chip connected thereto | |
| JPH03125443A (ja) | 実装基板の電極及び該実装基板の電極を有する液晶表示装置 | |
| KR100690001B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100447459B1 (ko) | 스캐닝선 및 공통선을 가진 액정표시장치 | |
| KR970011971A (ko) | 액정표시장치 | |
| JPH0277167A (ja) | アクティブマトリクスシリコン薄膜トランジスタ基板 | |
| JPH0530057B2 (ja) | ||
| JPH0716012B2 (ja) | 薄膜トランジスタアレイ装置の製造方法 | |
| GB1196834A (en) | Improvement of Electrode Structure in a Semiconductor Device. | |
| JPH0239128A (ja) | アクティブマトリクス液晶表示装置 | |
| JPS6112271B2 (ja) | ||
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| JPS61135164A (ja) | 薄膜トランジスタ素子 | |
| JPH04119331A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0882805A (ja) | 液晶表示装置 | |
| JPH02259728A (ja) | 液晶表示装置 | |
| JPH06110071A (ja) | 液晶表示装置 | |
| JPH01287625A (ja) | トップスタガー型非晶質シリコン薄膜トランジスタアレイ | |
| JPS6293978A (ja) | 薄膜トランジスタ | |
| JP2984152B2 (ja) | 半導体素子の実装方法 | |
| JPH08167608A (ja) | 配線構造および液晶素子 | |
| JPS61134786A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |