JPH027546A - 樹脂封止型混成集積回路装置 - Google Patents
樹脂封止型混成集積回路装置Info
- Publication number
- JPH027546A JPH027546A JP15966588A JP15966588A JPH027546A JP H027546 A JPH027546 A JP H027546A JP 15966588 A JP15966588 A JP 15966588A JP 15966588 A JP15966588 A JP 15966588A JP H027546 A JPH027546 A JP H027546A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hybrid integrated
- thickness
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title description 5
- 229920005989 resin Polymers 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000011368 organic material Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路装置に関し、特に金属製リードフ
レームのアイランド上に接着された回路基板上に回路素
子を搭載し、回路素子と回路基板、及び回路基板とリー
ドフレームとを金属細線で接続し、トランスファモール
ド樹脂で成形した樹脂封止型混成集積回路に関する。
レームのアイランド上に接着された回路基板上に回路素
子を搭載し、回路素子と回路基板、及び回路基板とリー
ドフレームとを金属細線で接続し、トランスファモール
ド樹脂で成形した樹脂封止型混成集積回路に関する。
従来、この種の樹脂封止型混成集積回路装置にもちいら
れる回路基板は有機ベース基板上にＣｕ箔１８ ）ｔ
ｍ ／ Ｃｕめっき層１０μｍ／Ｎｉめっき層８μｍ
／ Ａ ｕめっき層０．５μｍなる積層構造の導体配線
層が形成されている。この導体配線層の厚さとしては比
較的うすく全体で高々３６μｍ程度である。
れる回路基板は有機ベース基板上にＣｕ箔１８ ）ｔ
ｍ ／ Ｃｕめっき層１０μｍ／Ｎｉめっき層８μｍ
／ Ａ ｕめっき層０．５μｍなる積層構造の導体配線
層が形成されている。この導体配線層の厚さとしては比
較的うすく全体で高々３６μｍ程度である。
上述した従来の混成集積回路装置は金属製アイランド上
に接着剤をもちいて回路基板が貼り付けられている。
に接着剤をもちいて回路基板が貼り付けられている。
この構造は回路基板の基板材料がアルミナ、ベリリア等
比較的熱伝導率の良好な場合は基板のもつ伝導効果によ
りパッケージの放熱性は維持されていた。しかし混成集
積回路の軽量化価格低減の対応等により、基板の有機物
化が進められいる。
比較的熱伝導率の良好な場合は基板のもつ伝導効果によ
りパッケージの放熱性は維持されていた。しかし混成集
積回路の軽量化価格低減の対応等により、基板の有機物
化が進められいる。
しかし、基板材料が有機材料からなるもの例えばフェノ
ール基板、ガラスエポキシ基板等の場合には一般的には
熱伝導率は悪く、熱伝導効果による放熱効果は期待でき
るものではない、従って、消費電力の大きい半導体ＩＣ
又はトランジスタチップは搭載が不可能となっていた。
ール基板、ガラスエポキシ基板等の場合には一般的には
熱伝導率は悪く、熱伝導効果による放熱効果は期待でき
るものではない、従って、消費電力の大きい半導体ＩＣ
又はトランジスタチップは搭載が不可能となっていた。
その為、各種半導体ＩＣ等を搭載したこの種の樹脂封止
型混成集積回路装置の応用分野は大きく制約されていた
。
型混成集積回路装置の応用分野は大きく制約されていた
。
本発明の樹脂封止型混成集積回路装置は、金属製アイラ
ンド上に接着された回路基板と、前記回路基板上に搭載
された回路素子と、前記回路素子と前期回路基板とを電
気的に接続する金属細線と、前記回路基板と前記金属製
外部リードとを電気的に接続する金属細線とを有してな
る樹脂封止型混成集積回路において、前記回路基板は有
機材料をベースした基板上に膜厚４０μｍ乃至１５０μ
ｍの導体配線層を有している。
ンド上に接着された回路基板と、前記回路基板上に搭載
された回路素子と、前記回路素子と前期回路基板とを電
気的に接続する金属細線と、前記回路基板と前記金属製
外部リードとを電気的に接続する金属細線とを有してな
る樹脂封止型混成集積回路において、前記回路基板は有
機材料をベースした基板上に膜厚４０μｍ乃至１５０μ
ｍの導体配線層を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構造を示す断面模式図であ
る。
る。
金属製リードフレームのアイランドｌｂ上に有機基板を
ベースとした回路基板２を接着材をもちいて接着されて
いる。この回路基板はＢＴ（ビスマルトリアジン）レジ
ンをベースにした基板上にＣｕ箔５０ μｍ ／ Ｃｕ
めつき層１０μｍ／Ｎｉめっき層８μｍ ／ Ａ ｕめ
っき層０．５μｍの積層構造をもつ導体配線層２ ａｌ
＋ ２ ａ２＋・・・が形成されている０次に公知の技
術により半導体ＩＣチップ５はＡｇペースト４で接着さ
れている。半導体ＩＣチップのパッドと回路基板のステ
ッチ部とはワイヤー・ボンディング技術によりＡｕ線６
で結線されている。更に回路基板２と金属性外部リード
１．１．・・・とけ同様にＡｕ線７−１．・・・で結線
され、公知のトランスファーモールド方式で封止されて
いる。
ベースとした回路基板２を接着材をもちいて接着されて
いる。この回路基板はＢＴ（ビスマルトリアジン）レジ
ンをベースにした基板上にＣｕ箔５０ μｍ ／ Ｃｕ
めつき層１０μｍ／Ｎｉめっき層８μｍ ／ Ａ ｕめ
っき層０．５μｍの積層構造をもつ導体配線層２ ａｌ
＋ ２ ａ２＋・・・が形成されている０次に公知の技
術により半導体ＩＣチップ５はＡｇペースト４で接着さ
れている。半導体ＩＣチップのパッドと回路基板のステ
ッチ部とはワイヤー・ボンディング技術によりＡｕ線６
で結線されている。更に回路基板２と金属性外部リード
１．１．・・・とけ同様にＡｕ線７−１．・・・で結線
され、公知のトランスファーモールド方式で封止されて
いる。
なお、半導体ＩＣチップ５′は、半導体配線層２．２（
接地又は電源配線である）と一体となったランド上に搭
載されているものとする。
接地又は電源配線である）と一体となったランド上に搭
載されているものとする。
導体配線層の厚さが約６８μｍあり、従来のものより厚
く熱伝導性がよいので、従来不可能であった半導体ＩＣ
チップやトランジスタチップを搭載できる。
く熱伝導性がよいので、従来不可能であった半導体ＩＣ
チップやトランジスタチップを搭載できる。
外装樹脂８の厚さは、内部歪などの問題から２．７韻程
度であり、アイランド１ｂ、接着層３、回路基板２の基
板、Ａｇペースト４、半導体ＩＣチップ５の厚さ等を考
慮に入れると、導体配線層の厚さは１５０μｍまでは厚
くすることができる。その場合、めっき層の厚さは従来
例やこの実施例と同じにし、Ｃｕ箔の厚さを大きくすれ
ばよい。
度であり、アイランド１ｂ、接着層３、回路基板２の基
板、Ａｇペースト４、半導体ＩＣチップ５の厚さ等を考
慮に入れると、導体配線層の厚さは１５０μｍまでは厚
くすることができる。その場合、めっき層の厚さは従来
例やこの実施例と同じにし、Ｃｕ箔の厚さを大きくすれ
ばよい。
又、特にランドと一体の導体配線層の幅は、電気的に必
要な値より広くすると一層熱伝導性はよろしくランドは
基板の裏面側にスルーホールを介して導出するようにし
ておけば更によい。
要な値より広くすると一層熱伝導性はよろしくランドは
基板の裏面側にスルーホールを介して導出するようにし
ておけば更によい。
以上説明したように本発明は回路基板の導体配線層の厚
さを４０〜１５０μｍとすることにより、熱伝導性が良
くなり、熱放散が著しく向上するので、樹脂封止型混成
集積回路装置の大電力化が可能となる効果がある。
さを４０〜１５０μｍとすることにより、熱伝導性が良
くなり、熱放散が著しく向上するので、樹脂封止型混成
集積回路装置の大電力化が可能となる効果がある。
第１図は本発明の一実施例の構造を示す断面模式図であ
る。 １ｍｌ＋１１１２・・・外部リード、１ｂ・・・アイラ
ンド、２・・・回路基板、３・・・接着剤、４・・・Ａ
ｇペースト、５・・・半導体ＩＣチップ、６．７−１．
７−２・・・Ａｕ線、８・・・外装樹脂。
る。 １ｍｌ＋１１１２・・・外部リード、１ｂ・・・アイラ
ンド、２・・・回路基板、３・・・接着剤、４・・・Ａ
ｇペースト、５・・・半導体ＩＣチップ、６．７−１．
７−２・・・Ａｕ線、８・・・外装樹脂。
Claims (1)
- 金属製アイランド上に接着された回路基板と、前記回路
基板上に搭載された回路素子と、前記回路素子と前期回
路基板とを電気的に接続する金属細線と、前記回路基板
と前記金属製外部リードとを電気的に接続する金属細線
とを有してなる樹脂封止型混成集積回路において、前記
回路基板は有機材料をベースした基板上に膜厚４０μｍ
乃至１５０μｍの導体配線層を有していることを特徴と
した樹脂封止型混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15966588A JPH027546A (ja) | 1988-06-27 | 1988-06-27 | 樹脂封止型混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15966588A JPH027546A (ja) | 1988-06-27 | 1988-06-27 | 樹脂封止型混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027546A true JPH027546A (ja) | 1990-01-11 |
Family
ID=15698665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15966588A Pending JPH027546A (ja) | 1988-06-27 | 1988-06-27 | 樹脂封止型混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386141A (en) * | 1992-03-31 | 1995-01-31 | Vlsi Technology, Inc. | Leadframe having one or more power/ground planes without vias |
-
1988
- 1988-06-27 JP JP15966588A patent/JPH027546A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386141A (en) * | 1992-03-31 | 1995-01-31 | Vlsi Technology, Inc. | Leadframe having one or more power/ground planes without vias |
| JPH07505505A (ja) * | 1992-03-31 | 1995-06-15 | ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド | バイアのない１つ以上の電力／接地平面を有するリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| CN101673790A (zh) | 发光二极管及其制造方法 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2590521B2 (ja) | チップキャリア | |
| JPH027546A (ja) | 樹脂封止型混成集積回路装置 | |
| JPH0232558A (ja) | ハイブリッド集積回路製作方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH05211257A (ja) | 半導体集積回路の実装方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPS63114152A (ja) | 混成集積回路 | |
| JPH04144162A (ja) | 半導体装置 | |
| JP2546125B2 (ja) | 半導体装置 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPH0555398A (ja) | 半導体装置 | |
| JPH04192450A (ja) | 複合リードフレーム | |
| JP2542227B2 (ja) | 混成ｉｃ基板装置 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| JPH08241913A (ja) | 半導体パッケージ材料および半導体パッケージ |