JPH0274858A - 合成開口処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は８例えば超音波を用いて金属材料中の欠陥を
検出し、その欠陥像を高解像度、実時間で表示すること
のできる非破壊検査に用いられたり２　もしくは電磁波
を用いて地表面の状況を」二方より映像化することので
きる合成間口レーダによる合成開口処理装置に関するも
のである。

〔従来の技術〕

超音波非破壊検査等で用いられている手法の一つで超音
波ビームを絞って再生対象物体の一点の空間情報をその
反射信号の送信から受信までの伝ばん時間より測定し、
超音波送受信子を電子的もしくは機械的に順次走査し、
再生対象物体像を点情報の集まりとして映像化１表示し
ていくという方法に対し、広がった超音波ビームを物体
に照射し、その反射波ないし透過波を受信素子で受信し
その波の振幅と位相情報を記録し、（ホログラム作成）
、このホログラムから物体像を再生するいわゆる合成開
口方式というのがある。

この合成開口方式では原理上解像度が物体までの距離に
よらず一定となる特徴を有している。

第３図は超音波合成開口方式により、対象物の再生処理
を行う合成開口処理装置の従来例を示している。

同図において、（１）は超音波送受信子（以下、送受信
子）、　（２）は送信器、（３）は受信器、（４）はＡ
／Ｄ変換器、（５）は第１のＲＡＭ（以下、説明の便宜
上Ａ／Ｄメモリという）、　（６）は第２のＲＡＭ（以
下、波形メモリという）、　（７）はラッチゲート回路
、（８）は加算器、（９）はフォーカステーブルを格納
する第３のＲＡＭ（以下、テーブルメモリという。）、
（１０）ハ１ｆｆＪ生結果格納円筒４のＲＡＭ（以下、
再生結果メモリという。）、　（１１）は再生演算制御
回路（以下、再生制御回路という。）、　（１２）はタ
イミング制御部、　（１３）は走査駆動部、　（１９）
は被検材である。前記波形メモリ（６）はアドレス長Ｎ
のメモリＭ個即ちＭ、〜ＭＭより成り、一方、前記Ａ／
Ｄメモリ（５）はアドレス長Ｎのメモリ１個ＡＤ、、更
に、再生結果メモリ（１０）もやはり、アドレス長Ｎの
メモリ１個即ちＰｌより成る。

なお、第４図（ａ）（ｂ）及び（ｃ）に各々、前記波形
メモリＭ、〜Ｍ、、Ａ／ＤメモリＡＤ、及び再生結果メ
モリＰ１の概念図を示した。

また、第５図は１合成開口方式による再生処理の原理を
説明するための図である。

同図において、横軸は送受信子の走査方向、及び、縦軸
は時間を表し、また、Ｔｏは送信時を表す。

いま、再生しようとする点ａの情報を含む各走査点にお
ける受信信号は、各走査点と点ａとの距離分だけ各々位
相遅れを有し、その位相遅れの軌跡は同図に示すごとく
点ａを頂点とする双曲線になる。また５点ａの情報を含
む受信信号が得られる走査方向におζプる範囲は超音波
ビームの広がりによって決まり、再生しようとする深さ
方向における最大の距離の点情報の受信可能な、走査方
向における最大の範囲を合成開口長と称し２図中して表
される。そして２図において点ａを再生するには、前記
合成開口長しの範囲における２点ａに関する各走査点に
おける受信信号を前記位相軌跡（以下２位相履歴線と称
す）に沿って加算することになる。

更に、第６図は前記波形メモＩＪＭ、−Ｍ、の構成を説
明するための図である。

同図において、横軸は走査方向、縦軸は深さ方向に相当
する。Ｌ　、及び［７，は前記合成量［１長■、による
合成開口範囲であり、Ｑ、、及びＱ、は前記合成開口範
囲り、及び■２！によって再生される再生対象線（以下
、対象線）また１、　２．３．・・・、　（１！−１）
、　Ｍ、　（Ｍ＋１）は各走査点９点ａ及び点ａは同じ
深さ方向の点てあって前記対象線１２．及びＱ、上の点
でもある。

各走査点に対応して得られた受信信号は前記Ａ／Ｄ変換
器（４）にて所定のサンプリング周ＭでＡ／Ｄ変換され
１合成量口範囲り、を走査点ｌがらＭまで走査し終わる
と走査点数分即ち２Ｍ個の離散デジタル値列が得られる
。

よって、前記波形メモリＭ１〜Ｍ、の個数Ｍは、前記合
成開口範囲内の走査点数に相当しており、また、そのア
ドレス長Ｎは前記離散デジタル値の個数に相当している
。

そして２点ａを再生する手順は（１）、前記合成量ロ範
囲Ｉ７．内の走査点１−Ｍ　において得られた離散デジ
タル値列を各走査点に対応して前記波形メモリＭ、〜Ｍ
、に記憶しておく。（２）１点ａを再生するための各走
査点における離散デジタル値列の中の前記位相履歴線よ
り決まる必要データを取り出して加算処理する。

なお２点ａを再生するための各走査点における離散デジ
タル値列の中の前記位相履歴線より決まる必要データを
前記波形メモリＭ、〜ＭＭより取り出すには次の方法に
よる。即ち、予め、再生対象点に対応して一義的に規定
される前記位相履歴線に従って、必要な離散デジタル値
の格納されている前記波形メモリＭ、〜Ｍ、におけるア
ドレス値を各走査点即ち、各メモリに対応させてテーブ
ル化しておき、このテーブル即ち、前記テーブルメモリ
（９）からのアドレス情報により、前記波形メモＩＪ　
Ｍ　、〜Ｍ、から再生対象点に対応した複数個の離散デ
ジタル値が読み出され、前記加算器（８）へと転送され
る。

次に点ａ′を再生するには、前記合成開口範囲し、内の
各走査点２〜（Ｍ＋１）で得られる各受信信号の離散デ
ジタル値列のうち２点ａ′に関する位相履歴線による前
記テーブルメモリ（９）のアドレス情報により前記波形
メモリＭ、〜ＭＭから読み出された複数個の前記離散デ
ジタル値を同様に加算するのである。

以上のように、対象線が順次、走査方向にシフトしてい
くということは、前記波形メモリＭ　Ｉ−Ｍ　Ｍにおけ
るデータの動作としては次のようになる。

即ち、前記（Ｍ＋１）の走査点での１ライン分の受信信
号が得られた後、前記（Ｍ＋１）の走査点での１ライン
分の離散デジタル値を前記Ａ／ＤメモリＡ［）１から前
記波形メモリＭ１〜ＭｓのうちのＭ、ｌに格納する際、
前記波形メモＩＪ　Ｍ　、〜ＭＮに格納されていた離散
デジタル値列は１ラインずつラインシフトし、前記走査
点ｊでの１ライン分のデータは捨てられ、ラインシフト
する前に走査点Ｍに相当する波形メモリＭ、の１ライン
分のデータが格納されていたラインに前記（Ｍ　＋１　
）での１ライ°ン分のデータが格納される。なお、送受
信子（１）を走査する毎にＬ記のラインシフトの動作を
前記ラッチゲート回路（７）が行う。

ところで、いま点ａ及び点ａ′の深さが同一であるとす
ると１位相履歴線も同一となり、従って、深さが同一で
ある点を再生するのに必要なデータの前記波形メモリＭ
、〜Ｍｘ内におけるアドレスも同一となる。即ち、ある
深さに対応して一義的に決まる位相履歴線に基づく前記
テーブルメモリ　（９）に格納されるフォーカステーブ
ルを異なる合成開口範囲の同−深さの点に対して共通に
用いることができる。

以ヒの各動作をまとめると、１走査問の動作は■前記送
信器（２）から前記送受信子（１）へ送信パルスが印加
される。■受信信号が前記Ａ／Ｄ変換器（４）にて離散
デジタル値に変換され、前記離散デジタル値列が前記Δ
／ＤメモリＡＤ、に格納される。

■前記波形メモリＭ１〜Ｍ、におけるラインシフト及び
前記Ａ／ＤメモリＡＤ、からのデータの転送及び格納が
行われる。■前記テーブルメモリ　（９）のアドレス情
報により前記メモリＭ、〜ＭＭから各々必要データが読
み出され、前記加算器（８）へ転送される。■前記加算
器（８）にて再生対象点毎に加算処理がなされる。■前
記加算器（８）での加算結果即ち、深さ方間１ライン分
のデータが前記再生結果メモリＰ、に転送され１９４７
分の再生がなされたことになる。

即ち、前記送受信子（１）を走査する毎に」−記■〜■
の動作が行われていく。

なお、前記再生制御回路（１１）は前記タイミング制御
部（１２）の指示により、前期Ａ／Ｄ変換器（４）によ
りＡ／Ｄ変換された受信信号から１ライン分が再生され
るまでのタイミングを制御し、また、前期タイミング制
御部（１２）は、送信、受信、再生及び画像表示のタイ
ミングを制御する。

更に、第７図は前期波形メモリ（６）及び前期テーブル
メモリ（９）との関係を説明するための図である。

同図において、前期テーブルメモリ（９）は前期波形メ
モリ（６）即ちＭ１〜Ｍ、各々と同じアドレス長ＮのＲ
ＡＭであって即ち、テーブルメモリＦ、〜Ｆ、より成り
、また各々は前期波形メモリＭ、〜Ｍ。

に対応している。例えば、ある再生対象点ａを再生する
のに必要な波形メモリＭ、〜Ｍ、各々に格納されている
データのアドレスを前期テーブルメモリＦ、〜Ｆ工各々
が記憶しており、前期テーブルメモリＦ１〜ＦＮから各
々前期波形メモリＭ、〜Ｍ、に対するアクセスが同時に
行われてＭ個のデータが同時に読み出され再生対象点ａ
が再生される。即ち、対象点が１ライン上Ｎ個あるとす
ると、Ｎ個各々に対して前期波形メモリＭ、−Ｍ、から
Ｍ個のデータを同時に読み出す動作がＮ回繰り返されて
１ラインが再生される。

一方、第４図（ｃ）に示したように、前記再生結果メモ
リ（ｌＯ）もやはりアドレス長ＮのＲＡＭ　　Ｐ、であ
って、各々は再生対称となる合成開口範囲の中心線上の
再生対称点Ｎ個に対応している。

よって、前記波形メモリＭｌ−Ｍ、ｌよりＮ回繰り返さ
れて読み出され再生されたｌライン即ちＮ個のデジタル
データは前記再生結果メモリＰ１に格納される。

〔発明が解決しようとする課題〕

前記従来の装置の項で説明したように前記テーブルメモ
リＦ、〜ＦＭはある再生対象点を再生するに必要な波形
メモリ中の離散デジタル値の位相履歴に基づいたアドレ
スが格納されており、再生処理時には前記アドレスに従
って前記波形メモリＭ１〜ＭＭに対してアクセスするが
、いま２例えば前記フォーカステーブルを格納するテー
ブルメモＩＪ　Ｆ　、〜ＦＮにおいて不具合が生じて正
常なアドレスが格納されていないとすると、前記波形メ
モリ・ＭＩ−Ｍ、４から読み出されるデータが前記加算
器にて加算された結果は、正しい値とはならなくなる従
って、装置の信頼性上再生処理部の正常性を判定する必
要が生じてくる。ところで、前記Ａ／Ｄ変換器以降、Ａ
／ＤメそりＡＤ、、波形メモリＭ、〜Ｍ、４．テーブル
メモリＦ１〜ＦＨ２及び加算器はロジック回路の集合で
あり、データの処理は即ちデジタル値の理論計算である
。従って、Ａ／ＤメモリＡＤ、に入るデータ及び前記テ
ーブルメモリＦ。

〜Ｆｘ内のデータの内容即ち加算処理のアルゴリズムの
内容が既知であれば前記再生結果メモリＰ１の内容を予
測することができ、Ａ／Ｄ、、波形メモＩＪ　Ｍ　、〜
Ｍ、４．ＭＩブルメモリＦ１〜Ｆ　ＭＩ及び加算器まで
のロジックの正常性即ち、各部の機能や各部間のデータ
転送が正常に行われているか否かを判定することは理論
上可能である。しかし、実際には、各部の機能の正常性
を確認できるような適当なデータをＡ／Ｄ　、に試験的
に送りこみ前記の判定を装置の使用途中で高速にしかも
自動的に行える方法が従来はなかった。その為に合成開
口処理した再生結果の信頼性の向−Ｆを図ることができ
なかった。

この発明はかかる課題を解決するためになされたもので
、テストモードと通常の探傷あるいは検査モードとを選
択することができ、テストモード時には予め再生処理に
係わる各部のチエツクが可能であるようなデータを格納
している第一のＲＯＭ、及び適当な前記波形メモリにお
けるアドレスデータをテーブルメモリに転送するべく備
えている第二のＲＯＭとを備え、テストモード時には前
記第一のＲＯＭにおけるデータが前記Ａ／Ｄメモリに転
送され更にタイミング制御部の発生するトリガ信号によ
り前記波形メモリへとシフトされた後、前記第二のＲＯ
Ｍに格納されているアドレスデータに基づくアルゴリズ
ムに従い前記波形メモリより読み出され前記加算器で加
算され、前記再生結果格納用メモリに格納される一方で
、前記再生結果格納用メモリの任意のアドレスを外部よ
り指示することにより、指示されたアドレス内の加算結
果が判定回路にて所定の判定値と比較されるので前記再
生処理に係わる各部の機能及び各部間のデータ輸送の正
常性を確認することができる。

〔課題を解決するための手段〕

この発明に係わる合成開口処理装置は、テストモードと
通常の探傷あるいは検査モードとを選択する切り換えス
イッチと１通常の検査／探傷モード時には前記走査駆動
部の発生するパルス信号を受けて再生演算開始のための
トリが信号を前記再生演算制御回路に送出するタイミン
グ制御部の内部に備えられており、テストモードが選択
された場合にはテストモード用の再生演算開始のための
トリガ信号をやはり前記再生演算制御回路に送出するべ
く周期的パルスを発生するパルス発生回路七、予め各部
のチエツクに対応しているような適当なデータが格納さ
れており、更に、前記切り換えスイッチによりテストモ
ードが選択された時には、前記Ａ／Ｄメモリにデータを
転送できるテストモード用筆１のＲＯＭと、また、テス
トモード用に前記波形メモリ内の適当なアドレスをアク
セスするためのアドレスデータを格納しておりテストモ
ードの際には前記テーブルメモリに前記アドレスデータ
を転送するテストモード用筆２のＲＯＭと、前記再生結
果格納用メモリのアドレスを指示するためのアドレスス
イッチと、指示されたアドレスに基づき前記再生結果格
納用メモリよりデータを読み出す読み出し回路と、読み
出されたデータを所定の判定値と比較して判定する判定
回路とを備えたものである。

〔作用〕

この発明による合成開口処理装置は、再生処理に係わる
各部の機能及び各部間のデータ輸送の正常性を確認でき
るようなデータが予め格納されている第１のＲＯＭより
切り換えスイッチによりテストモードが選択された際に
はＡ／Ｄメモリにデータが転送され、更に波形メモリに
シフトされ、テストモードが選択された時にはタイミン
グ制御部内のパルス発生回路のパルス信号がトリガとな
って再生演算制御回路がテストモード用の再生処理を開
始し、一方、テストモード用の第２のＲＯＭよりテーブ
ルメモリに転送されたテスト用アドレスに従い前記波形
メモリより読み出されたデータが加算されて再生結果格
納用メモリに格納される一方で再生結果格納用メモリに
おける任意のアドレスを外部より指示することにより指
示したアドレスの内容が読み出されて判定回路にて判定
値と比較され正しいか否か判定されるので、装置の信頼
性の向上を図ることができる。

〔実施例〕

（１）は超音波送受信子（以下、送受信子）、　（２）
は送信器、（３）は受信器、（４）はＡ／Ｄ変換器、（
５）は第１のＲＡＭ（以下、説明の便宜上Ａ／Ｄメモリ
という。）、　（６）は第２のＲＡＭ（以下、波形メモ
リという。）、　（７）はラッチゲート回路、（８）は
加算器、（９）はフォーカステーブルを格納する第３の
ＲＡＭ（以下、テーブルメモリという。）、　（１０）
は再生結果格納用筆４のＲＡＭ（以下、再生結果メモリ
という）（１１）は再生演算制御回路（以下、再生制御
回路という。）、　（１２）はタイミング制御部、　（
＋３）は走査駆動部、（１９）は被検材である。前記波
形メモリ（６）はアドレス長ＮのメモリＭ個即ちＭ、〜
Ｍｓより成り、一方、前記Ａ　／　Ｄメモリ（５）はア
ドレス長Ｎのメモリ１個Ａ／Ｄ、、更に、再生結果メモ
リ（１ｏ）もやはり、アドレス長Ｎのメモリ１個即ちＰ
、より成る。

更にＳＷｌは切り換えスイッチ、（１４）はテストモー
ド用筆１のＲＯＭ（以下、第１のＲＯＭという）（＋５
）はやはりテストモード用筆２のＲＯＭ（以下第２のＲ
ＯＭという。）、ＳＷ、はアドレススイッチ（＋６）は
前記アドレススイッチＳＷ、にて指示されたアドレス値
を２値化するためのエンコーダ；（１？）は２値化され
た値を前記再生結果メモリＰ、に送出し、また前記再生
結果メモリＰ、を読み出しのモードにするための信号を
送る読み出し回路、（１ｇ）は予めある値が設定されて
いる判定回路である。

次に、この発明の合成開口処理装置の特徴を成すテスト
モード時のチエツクを第２図を用いて以下に説明する。

第１図によれば、テストモードを前記切り換えスイッチ
ＳＷ、が選択したことによって通常の動作ならば前記Ａ
／Ｄ変換器（４）からデジタル値列が格納される代わり
に、前記第１のＲＯＭ　（＋４）より前記Ａ／Ｄメモリ
ＡＤ、に第２図（ａ）に図示したごとく１個目にのみｌ
、他は０であるデジタル値列が格納される。なお、この
切り換えは前記切り換えスイッチＳＷ１の信号によるセ
レクタＳｌの動作により行われる。

一方、テーブルメモリＦ、〜ＦＮには通常の動作なら前
記再生制御回路（！ｌ）を通してフォーカステーブルデ
ータが格納される代わりに例えば第２図（ｂ）に図示の
ごとくテーブルメモリＦ、〜Ｆ、の各々の１個目は全て
Ｏその他は１０２４のデータが前記第２のＲＯＭ（１５
）より転送される。この場合もまた。前記切り換えスイ
ッチＳＷ１の信号によるセレクタＳ２の動作により行わ
れる。

ところで、前記再生結果メモリＰ１のに個目のデータは
、前記テーブルメモリＦ、〜Ｆ、各々のに個目のアドレ
スに格納されているアドレス値によってアクセスされた
前記波形メモリＭ１〜Ｍ、４各々からデータがＭ個読み
出されて、前記加算器（８）にて加算されたものである
。

通常の検査／探傷モード時には前記走査駆動部（＋３）
が前記送受信子（１）を１走査点ずつ走査する毎に前記
走査駆動部（１３）から前記タイミング制御部（１２）
に与えられるトリガ信号を基に前記タイミング制御部（
１２）は前記再生制御回路（１１）に対しラインシフト
のトリガ及び再生演算処理の開始のトリガ信号を与える
。

一方、テストモード時には前記送受信子（１）は移動さ
せられず従って前記走査駆動部（１３）からタイミング
制御部（１２）に対してトリガ信号は与えられない。そ
の代わりにテストモードが選択されると切り換えスイッ
チＳＷＩの信号によりタイミング制御部（１２）が内部
に有しているパルス発生回路（２０）の周期的パルスが
前記再生制御回路（１■）に再生処理開始のためのトリ
がとして与えられ、そのトリが信号によって前記再生制
御回路（１１）はラインシフトのトリがパルス及び再生
演算開始のトリガパルスを発生し、その度に前記Ａ／Ｄ
　、から前記波形メモリＭ、〜ＭＭへとＩラインずつテ
スト用データが入力されていく。

ところで、１個目のトリガパルスにより前記波形メモリ
ＭｗにＡ／ＤメモリＡＤ、の全体データが２次の２個目
のトリがパルスにより前記波形メモリＭ、のデータが前
記波形メモリＭ（Ｍ−１１にシフトされ、同様にしてＡ
／ＤメモリＡＤ、の全データが波形メモリＭｘに輸送さ
れる。そこで、に回Ｌｌｌ（Ｋ≦Ｍ）のトリガパルスで
は前記波形メモリＭ　ｌ””’　Ｍ　ｘのうちに個目ま
で全て前記Ａ／ＤメモリＡＤ、のテスト用データが格納
されることになる一方、波形メモリＭ１〜Ｍ、各々がア
ドレス長１０２４　（Ｏアドレス−１０２３アドレス）
であるとすると、テーブルメモリＦ１〜Ｆ　Ｎの各々の
アドレス長もｌ０２４であって各々のアドレス１〜１０
２３に格納されている１０２４という値は意味を成さな
い。即ち波形メモリＭ、−Ｍ、の何れのアドレスもアク
セスしないことを意味する。よって、テーブルメモリＦ
、〜Ｆ、の各々アドレスＯ番地に格納されている値Ｏに
より波形メモリＭ１〜Ｍ、各々のＯ番地がアクセスされ
其等の加算結果が前記再生結果メモリＰｌの同じくＯ番
地に格納され、テーブルメモリＦ、−Ｆ、の各々アドレ
ス　１〜１０２３に格納されている＋０２４というアド
レス値により波形メモリＭ１〜Ｍ８各々からはデータが
読み出されないので従って前記再生結果メモリＰ、のｌ
〜１０２３番地には０かもしくはクリヤされる前の値し
か存在しない。

一方、今例えば前記再生結果メモＩＪ　Ｐ　、のアドレ
スに番地を調べる場合、前記アドレススイッチＳＷ、に
てＫを指示すると、前記エンコーダ（１６）によりＫと
いう値は２値化され前記読み出し回路（１７）により前
記再生結果メモリＰ、のに番地からデータが読み出され
前記判定回路（１８）にて予め設定されている判定値と
比較されることによりデータの正常性を確認できる。例
えば、前記パルスジェネレータかに個目までカウントし
た場合、波形メモリＭＫまでに前記Ａ／ＤメモリＡＤ、
　内のデータが正常にシフトインしていると、前記テー
ブルメモリＦ、〜Ｆ、により読み出されたデータの加算
結果はＫという値になるはずであるが、前記波形メモリ
Ｍ１〜Ｍ、各々とテーブルメモリＦ、〜ＦＭ各々との間
のアドレスデータラインのたまたまＫ・ライン］」に不
具合があって波形メモリＭＫにテーブルメモリＦＸの内
容が正しく伝送されない場合は加算結果は（Ｋ−１）と
いう値にしかならない。

一方、アドレススイッチＳＷ、にてＫを指定することに
よりに番地の内容が読み出され判定回路（１８）にて判
定値と比較されて異常であるとの判定がなされる。なお
、−に記のテストモードの場合は、前記波形メモリＭ、
〜Ｍ、各々とテーブルメモリ　Ｆ１〜Ｆ、各々との間の
アドレスデータラインのテストを目的としているため、
その目的に沿った内容のデータを前記第１のＲＯＭ（１
４）及び第２のＲＯＭ（＋５）が備えていることが必要
となる。また、再生結果メモリＰ１の内容もトリがパル
スのカウント数とともに刻々と変わっていくために判定
回路（１８）の中に判定値としてトリガパルスに同期し
てパルス数をカウントする回路を具備している必要があ
る。

以−Ｌのようにして、テストの目的に沿った内容のデー
タを前記第１のＲＯＭ及び第２のＲＯＭが格納すること
によって、それらのデータを用いて再生処理に係わる各
部の機能や各部間のデータの流れを論理的に確認するこ
とができる。

ところで本実施例では２判定回路は１個であって前記再
生結果メモリＰＩの０番地のアドレスをモニタするため
であったが、前記再生結果メモリＰ、の複数のアドレス
をモニタするために判定回路が複数個具備されていたり
、又は複数個の判定回路に対応してアドレススイッチ及
び読み出し回路が備えられていてもこの本発明と同様の
効果を奏することはいうまでもない。

〔発明の効果〕

以上のように、この発明による合成開口処理装置によれ
ば、テストの目的に従った内容のデータ及びテスト用ア
ルゴリズムを表す第２のＲＡＭにおけるアドレスデータ
を各々格納している第１のＲＯＭ及び第２のＲＯＭを備
えており、テストモード時にはタイミング制御部内部の
パルス発生回路の発生する周期的パルスに従い第１のＲ
ＯＭより第１のＲＡＭ及び第２のＲＡＭにテスト用デー
タが次々に格納されていく一方で、前記第２のＲＯＭよ
り第３のＲＡＭに転送されたテスト用アルゴリズムに従
い第２のＲＡＭより読み出され加算された結果が判定回
路にて判定値と比較されるので、再生処理に関係する各
回路の機能及び各部間のデータの流れの正常性を装置の
使用途中にも高速にしかも自動的に自己診断ができるの
で装置の信頼性を向上することができる。

【図面の簡単な説明】

ｉｔ図はこの発明による合成開口処理装置の一実施例を
示す図、第２図はこの発明の合成開口処理装置の特徴を
なす判定処理の動作例を説明するための図、第３図は従
来の合成開口処理装置を示す図、第４図（ａ）、　（ｂ
）、及び（ｃ）は各々この発明または従来の合成開口処
理装置に具備されている第２のＲＡＭ、第１のＲＡＭ、
及び第４のＲＡＭを示す図、第５図は合成開口処理の原
理を説明するための図、第６図はこの発明または従来の
合成開口処理装置に具備されている第２のＲＡＭの構成
原理を説明するための図、第７図はこの発明または従来
の合成量［１処理装置の特徴をなす第２のＲＡＭと第３
のＲＡＭとの関係を示す図である。図において、（１）
は超音波送受信子、（２）は送信器、（３）は受信器（
４）はＡ／Ｄ変換器、（５）は第一のＲＡ　Ｍ、（６）
は第２のＲＡＭ、（７）はラブチゲート回路、（８）は
加算器、（９）は第３のＲＡ　Ｍ、　（１０）は第４の
ＲＡＭ（１１）は再生演算制御回路、　（１２）はタイ
ミング制御部、　（１４）は第１のＲＯＭ、　（１５）
は第２のＲＯＭ。 （１７）は読み出し回路、　（１ｇ）は判定回路、　　
（２０）はパルス発生回路、ＳＷ、は切り換えスイッチ
、ＳＷ。 はアドレススイッチである。 なお１図中、同一あるいは相当部分には同一・符号を付
して示しである。

Claims (1)

【特許請求の範囲】
1. 超音波もしくは電磁波を発生かつ検出する送受信子と、
   前記送受信子を保持、移動し、かつ前記送受信子を１走
   査点ずつ移動させる毎にパルス信号を発生する走査駆動
   部と、前記送受信子に電気信号を印加する送信器と、前
   記送受信子を機械的もしくは電子的に走査して対象物体
   の内部に空間的な広がりのある超音波もしくは電磁波ビ
   ームを走査方向の各走査点において送信した結果、前記
   送受信子により検出された超音波もしくは電磁波ビーム
   の対象物体内部からの反射波を受信する受信器と、前記
   受信器からの１走査点に相当する受信信号をアナログ／
   デジタル変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に
   より得られた１走査点分に相当する複数個の離散デジタ
   ル値を格納する第１のＲＡＭと、前記第１のＲＡＭから
   の１走査点分に相当する複数個の離散デジタル値を逐次
   １走査毎に受けて走査点に対応した離散デジタル値列と
   して複数個の走査点分格納する第２のＲＡＭと、最新の
   走査点の受信信号が得られた際に最新の走査点の直前の
   走査点までの離散デジタル値列が格納されている前期第
   ２のＲＡＭ内の全ての離散デジタル値列を１走査点分ず
   つラインシフトしかつまた、ラインシフトする直前に前
   記最新の直前の走査点に対応して離散デジタル値列が格
   納されていた前記第２のＲＡＭ内の領域に前記第１のＲ
   ＡＭから最新の走査点に相当する離散デジタル値列を格
   納させ、かつまた、前記第２のＲＡＭにおいて離散デジ
   タル値をラインシフトさせるために一時的に記憶してお
   くラッチゲート回路と、任意の再生対象である合成開口
   範囲内の中心線上の各点を再生処理する際に必要な前記
   第２のＲＡＭの離散デジタル値を各走査点毎に読み出す
   ために各走査点毎の離散デジタル値の前記第２のＲＡＭ
   におけるアドレスを再生対象点に対応させてテーブル化
   したフォーカステーブルを格納する第３のＲＡＭと、前
   記第２のＲＡＭから読み出された複数個の離散デジタル
   値を加算する加算器と、前記加算器にて加算された結果
   を格納する第４のＲＡＭと、再生演算を行う際に前記第
   ２のＲＡＭに対しアクセスするべきアドレスを前記第３
   のＲＡＭから前記第２のＲＡＭに送出させ、また、ライ
   ンシフトさせる前記第２のＲＡＭの離散デジタル値のア
   ドレスや前記ラッチゲート回路にラッチさせる前記第１
   のＲＡＭのアドレスを指示し、かつ前記ラインシフト及
   び再生演算のタイミングを制御する再生演算制御回路と
   、テストモードか探傷／検査モードかを選択するための
   切り換えスイッチと、通常の検査／探傷モード時には前
   記走査駆動部からのパルス信号を受けて前記送信器の送
   信のタイミング及び前記再生演算制御回路の発生する再
   生処理開始のタイミングを制御し、テストモードの時に
   はテストモード用再生処理開始のトリガ信号を前記再生
   演算制御回路に送出するべく内部にパルス発生回路を有
   するタイミング制御部と、テストモードの時に前記第１
   のＲＡＭに所定のデータを転送するテストモード用第１
   のＲＯＭと、前記第３のＲＡＭに所定のデータを転送す
   るテストモード用第２のＲＯＭと、前記第４のＲＡＭに
   おけるアドレスを指示できるアドレススイッチと前記ア
   ドレススイッチにより指示された前記第４のＲＡＭのア
   ドレス内のデータを読み出すための読み出し回路と、予
   め設定されている判定値と前記第４のＲＡＭのアドレス
   内のデータとを比較して判定結果を出力する判定回路と
   を備えたことを特徴とする合成開口処理装置。