JPH027177B2 - - Google Patents
Info
- Publication number
- JPH027177B2 JPH027177B2 JP17561280A JP17561280A JPH027177B2 JP H027177 B2 JPH027177 B2 JP H027177B2 JP 17561280 A JP17561280 A JP 17561280A JP 17561280 A JP17561280 A JP 17561280A JP H027177 B2 JPH027177 B2 JP H027177B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- manufacturing
- film transistor
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 11
- 230000006798 recombination Effects 0.000 claims description 11
- 238000005215 recombination Methods 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 239000000969 carrier Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタの製造方法、とくに
光照射時にもトランジスタ特性の変動が小さい薄
膜トランジスタの製造方法に関する。
光照射時にもトランジスタ特性の変動が小さい薄
膜トランジスタの製造方法に関する。
基板上に設けられた薄膜半導体を能動領域とす
る絶縁ゲート型の薄膜トランジスタ(以下TFT
と記す)は大面積、安価で基板の任意性も大きい
等の利点から各種応用が提案されている。中でも
液晶、エレクトロルミネセンス(EL)、エレクト
ロクロミズム(EC)、蛍光表示、電気泳動等を用
いた表示パネルへの応用が特に有望である。
TFTの表示パネルへの応用はB.J.Lechner等によ
つて提案され(Proc.IEEE vol59−11、1566
(1971))各所で研究されている(例えばF.C.Luo
等SID 78 DIGEST p.94)。
る絶縁ゲート型の薄膜トランジスタ(以下TFT
と記す)は大面積、安価で基板の任意性も大きい
等の利点から各種応用が提案されている。中でも
液晶、エレクトロルミネセンス(EL)、エレクト
ロクロミズム(EC)、蛍光表示、電気泳動等を用
いた表示パネルへの応用が特に有望である。
TFTの表示パネルへの応用はB.J.Lechner等によ
つて提案され(Proc.IEEE vol59−11、1566
(1971))各所で研究されている(例えばF.C.Luo
等SID 78 DIGEST p.94)。
表示パネル上に搭載するスイツチング素子とし
てはTFT以外にも半導体基板によるMOS FET
等を利用した例(National Technical Report
vol.25、500(1979))やZn0バリスタを利用した例
(D.E.Custleberry et al.SID 80 DIGEST p.198)
がある。しかしSi基板やZnO基板等の様な不透明
基板を用いる場合は液晶表示モードの主流である
ツイステツドネマチツクモード(TNモード)等
の如き外部素子(偏光板、反射板)等を前後に配
置する表示モードを使用出来ない。更に基板コス
トも高く、大面積化は難しい。一方TFTをガラ
ス等の安価な基板上に設けた表示パネルは、ほと
んどどんな表示モードでも使用可能であり、大面
積化、低コスト化も容易である。
てはTFT以外にも半導体基板によるMOS FET
等を利用した例(National Technical Report
vol.25、500(1979))やZn0バリスタを利用した例
(D.E.Custleberry et al.SID 80 DIGEST p.198)
がある。しかしSi基板やZnO基板等の様な不透明
基板を用いる場合は液晶表示モードの主流である
ツイステツドネマチツクモード(TNモード)等
の如き外部素子(偏光板、反射板)等を前後に配
置する表示モードを使用出来ない。更に基板コス
トも高く、大面積化は難しい。一方TFTをガラ
ス等の安価な基板上に設けた表示パネルは、ほと
んどどんな表示モードでも使用可能であり、大面
積化、低コスト化も容易である。
TFTを透明基板上に設けて使用する場合の最
大の問題点は光による特性の変動である。第1図
は従来の一般的なTFTの構造で、透明な基板1
上に能動領域3を含む薄膜半導体2、ゲート絶縁
膜4、ゲート膜5、及びソース電極6、ドレイン
電極7が形成されているが、光に対しては無防備
に近いと言える。電極膜等で能動領域を遮蔽する
方法も考えられるが両側からの光を遮蔽する事
は、プロセス数の増加、各膜質の不安定化、付加
容量の増加等欠点が多い。
大の問題点は光による特性の変動である。第1図
は従来の一般的なTFTの構造で、透明な基板1
上に能動領域3を含む薄膜半導体2、ゲート絶縁
膜4、ゲート膜5、及びソース電極6、ドレイン
電極7が形成されているが、光に対しては無防備
に近いと言える。電極膜等で能動領域を遮蔽する
方法も考えられるが両側からの光を遮蔽する事
は、プロセス数の増加、各膜質の不安定化、付加
容量の増加等欠点が多い。
本発明の目的は光照射に対しても特性変動の小
さな薄膜トランジスタの製造方法を提供すること
である。
さな薄膜トランジスタの製造方法を提供すること
である。
上記目的を達成するために本発明の薄膜トラン
ジスタの製造方法は、薄膜半導体のゲート膜と反
対側の領域に光キヤリアの再結合中心やトラツプ
を増加させる処理を行なう。
ジスタの製造方法は、薄膜半導体のゲート膜と反
対側の領域に光キヤリアの再結合中心やトラツプ
を増加させる処理を行なう。
以下図面を用いて本発明の実施例を説明する。
第2図は本発明の薄膜トランジスタの製造方法
を説明するための断面図である。本実施例におけ
る薄膜トランジスタの製造工程を簡単に説明す
る。1は基板であり十分な洗浄と必要に応じて保
護膜をコートする工程(a)が入る。続いて能動領域
3を含む薄膜半導体2を基板1上に堆積しパタン
化する工程(b)、ゲート絶縁膜を形成し、パタン化
する工程(c)、ゲート膜5を形成しパタン化する工
程(d)、ソース9、ドレイン10の導電型を制御す
る工程(e)、絶縁膜11を形成する工程(f)、ソース
電極6及びドレイン電極7を形成する工程(g)、及
び薄膜半導体2の基板1側の表面層8の領域に光
キヤリアの再結合中心、トラツプとなる状態を形
成する工程(h)が行なわれる。
を説明するための断面図である。本実施例におけ
る薄膜トランジスタの製造工程を簡単に説明す
る。1は基板であり十分な洗浄と必要に応じて保
護膜をコートする工程(a)が入る。続いて能動領域
3を含む薄膜半導体2を基板1上に堆積しパタン
化する工程(b)、ゲート絶縁膜を形成し、パタン化
する工程(c)、ゲート膜5を形成しパタン化する工
程(d)、ソース9、ドレイン10の導電型を制御す
る工程(e)、絶縁膜11を形成する工程(f)、ソース
電極6及びドレイン電極7を形成する工程(g)、及
び薄膜半導体2の基板1側の表面層8の領域に光
キヤリアの再結合中心、トラツプとなる状態を形
成する工程(h)が行なわれる。
本実施例の薄膜半導体の製造上の特徴は工程(h)
にある。本実施例では薄膜半導体2としては化学
気相成長法(CVD法)により形成した多結晶シ
リコン薄膜を用い、工程(h)としてはシリコンの吸
収係数が十分高く表面から100nm以内で吸収さ
れる紫外光22(波長400nm)を基板1越し
に照射した。紫外光源としては波長337.1mmの紫
外光を発する窒素レーザーを用いる。窒素レーザ
ーは1秒間に約2回のパルス発振をさせ、1パル
スエネルギー密度は約0.1J/cm2、パルス幅は約
50psec〜100psceの条件で、10パルス〜50パルス
を同一薄膜トランジスタの薄膜半導体12に照射
した。レーザ光強度を適当にしぼるとレーザーか
らのパルス光により薄膜半導体2の基板1側の表
面層数10nmが溶融し再び再結晶化する。パルス
巾が100nsec以内の為冷却速度が速く、再結晶化
した結晶は粒径が小さく欠陥の多いものとなり、
この表面層8には光キヤリアの再結合中心やトラ
ツプとなる状態が多数形成される。
にある。本実施例では薄膜半導体2としては化学
気相成長法(CVD法)により形成した多結晶シ
リコン薄膜を用い、工程(h)としてはシリコンの吸
収係数が十分高く表面から100nm以内で吸収さ
れる紫外光22(波長400nm)を基板1越し
に照射した。紫外光源としては波長337.1mmの紫
外光を発する窒素レーザーを用いる。窒素レーザ
ーは1秒間に約2回のパルス発振をさせ、1パル
スエネルギー密度は約0.1J/cm2、パルス幅は約
50psec〜100psceの条件で、10パルス〜50パルス
を同一薄膜トランジスタの薄膜半導体12に照射
した。レーザ光強度を適当にしぼるとレーザーか
らのパルス光により薄膜半導体2の基板1側の表
面層数10nmが溶融し再び再結晶化する。パルス
巾が100nsec以内の為冷却速度が速く、再結晶化
した結晶は粒径が小さく欠陥の多いものとなり、
この表面層8には光キヤリアの再結合中心やトラ
ツプとなる状態が多数形成される。
本実施例では基板1側の表面層8全面にキヤリ
アの再結合中心やトラツプを形成したが、この表
面層8のリーク電流がトランジスタ特性を悪化さ
せない様にソース9、及びドレイン10は基板1
まで達しない程度に十分浅ぐ形成し、ソース電極
6及びドレイン電極7も薄膜半導体2の上側から
接続している。
アの再結合中心やトラツプを形成したが、この表
面層8のリーク電流がトランジスタ特性を悪化さ
せない様にソース9、及びドレイン10は基板1
まで達しない程度に十分浅ぐ形成し、ソース電極
6及びドレイン電極7も薄膜半導体2の上側から
接続している。
本実施例の薄膜トランジスタは光キヤリアの再
結合中心、トラツプが基板側の表面層に局部的に
分布している為にトランジスタ特性には影響がな
いが、平均的な再結合中心、トラツプの密度が工
程(h)を行なわない場合と比べて多い為に、光照射
により生ずる光キヤリアのライフタイムは従来例
と比べて1/10〜1/100となり平均的に励起されて
いる光キヤリアの数が減るので、光照射によるト
ランジスタ特性の変動は大巾に抑制される。
結合中心、トラツプが基板側の表面層に局部的に
分布している為にトランジスタ特性には影響がな
いが、平均的な再結合中心、トラツプの密度が工
程(h)を行なわない場合と比べて多い為に、光照射
により生ずる光キヤリアのライフタイムは従来例
と比べて1/10〜1/100となり平均的に励起されて
いる光キヤリアの数が減るので、光照射によるト
ランジスタ特性の変動は大巾に抑制される。
第3図は本発明の薄膜トランジスタ製造方法に
おける他の実施例を説明するための断面図であ
る。本実施例の製造工程は、基板1を用意する工
程(a)、ソース電極16、ゲート膜15、ドレイン
電極17を形成する工程(b)、ゲート絶縁膜14を
形成する工程(c)、能動領域13を含む薄膜半導体
12を形成する工程(d)、及び薄膜半導体12の一
部18,19に光キヤリアの再結合中心、トラツ
プを形成する工程(e)からなる。第3図を用いて説
明した本実施例ではゲート膜15を形成する工程
(b)及びゲート絶縁膜14を形成する工程(c)を薄膜
半導体12を形成する工程(d)の前に行なつている
所が第2図を用いて説明した前実施例と異なる。
工程(e)では前実施例のように紫外線照射を施して
もよいが、本実施例ではイオン注入装置を用いた
イオン線20を用いている。このイオン注入装置
を用いたイオン線照射は、下記の条件で行なつ
た。イオン加速エネルギーはイオンの侵入深さを
数10mmにとどめるために、100keV以下の低加速
エネルギー、具体的には40keV〜50keVとする。
不純物導入とは異なり欠陥導入が目的のため、イ
オン種の選択範囲は広く、例えば酸素あるいはボ
ロンをイオン種とし、このイオンをイオン注入量
1011ions/cm2〜1013ions/cm2の条件で薄膜半導体
12に導入する。又この光キヤリアの再結合中心
やトラツプを形成するための処理は前実施例の如
く全面一様に行つてもよいが、本実施例では部分
的に行つている。本実施例では部分処理によつて
表面電流によるリークを抑制している。本実施例
でも光照射によるトランジスタ特性の変動は、工
程(e)のない場合と比べて大巾に低減される。
おける他の実施例を説明するための断面図であ
る。本実施例の製造工程は、基板1を用意する工
程(a)、ソース電極16、ゲート膜15、ドレイン
電極17を形成する工程(b)、ゲート絶縁膜14を
形成する工程(c)、能動領域13を含む薄膜半導体
12を形成する工程(d)、及び薄膜半導体12の一
部18,19に光キヤリアの再結合中心、トラツ
プを形成する工程(e)からなる。第3図を用いて説
明した本実施例ではゲート膜15を形成する工程
(b)及びゲート絶縁膜14を形成する工程(c)を薄膜
半導体12を形成する工程(d)の前に行なつている
所が第2図を用いて説明した前実施例と異なる。
工程(e)では前実施例のように紫外線照射を施して
もよいが、本実施例ではイオン注入装置を用いた
イオン線20を用いている。このイオン注入装置
を用いたイオン線照射は、下記の条件で行なつ
た。イオン加速エネルギーはイオンの侵入深さを
数10mmにとどめるために、100keV以下の低加速
エネルギー、具体的には40keV〜50keVとする。
不純物導入とは異なり欠陥導入が目的のため、イ
オン種の選択範囲は広く、例えば酸素あるいはボ
ロンをイオン種とし、このイオンをイオン注入量
1011ions/cm2〜1013ions/cm2の条件で薄膜半導体
12に導入する。又この光キヤリアの再結合中心
やトラツプを形成するための処理は前実施例の如
く全面一様に行つてもよいが、本実施例では部分
的に行つている。本実施例では部分処理によつて
表面電流によるリークを抑制している。本実施例
でも光照射によるトランジスタ特性の変動は、工
程(e)のない場合と比べて大巾に低減される。
以上説明した実施例における窒素レーザーを用
いた紫外線照射、あるいはイオン注入装置を用い
たイオン線照射以外に、反応性イオンエツチング
(RIE)装置を用いたプラズマ流照射を行なつて
も、光キヤリアの再結合中心やトラツプの密度を
増加させることができる。このRIE装置を用いた
プラズマ流照射は、RIE装置内に例えば第3図の
構造の試料を配置し、酸素あるいはアルゴンのプ
ラズマ処理を行なう。具体的条件としては、酸素
あるいはアルゴンの流量100SCCM(standard
cubic centimetersper minute)、圧力10パスカ
ル(Pa)、投入電力1.2KWの条件で処理する。
いた紫外線照射、あるいはイオン注入装置を用い
たイオン線照射以外に、反応性イオンエツチング
(RIE)装置を用いたプラズマ流照射を行なつて
も、光キヤリアの再結合中心やトラツプの密度を
増加させることができる。このRIE装置を用いた
プラズマ流照射は、RIE装置内に例えば第3図の
構造の試料を配置し、酸素あるいはアルゴンのプ
ラズマ処理を行なう。具体的条件としては、酸素
あるいはアルゴンの流量100SCCM(standard
cubic centimetersper minute)、圧力10パスカ
ル(Pa)、投入電力1.2KWの条件で処理する。
以上の実施例から解る様に、本発明の薄膜トラ
ンジスタ製造方法の如く光キヤリアの寿命を短か
くする為の処理が局所的に施された薄膜半導体を
用いたTFTは光照射に対して特性変動が従来例
に比べると大きく低減されている。よつて本発明
によるTFTは光にさらされて使用する表示パネ
ルに使用しても、従来例の様に誤動作する事が少
なく、広い用途で使う事が可能となる。
ンジスタ製造方法の如く光キヤリアの寿命を短か
くする為の処理が局所的に施された薄膜半導体を
用いたTFTは光照射に対して特性変動が従来例
に比べると大きく低減されている。よつて本発明
によるTFTは光にさらされて使用する表示パネ
ルに使用しても、従来例の様に誤動作する事が少
なく、広い用途で使う事が可能となる。
本発明のTFTを用いた表示パネルは例えば腕
時計の如く太陽光下での使用もあり得る携帯用機
器の表示として特に有効である。
時計の如く太陽光下での使用もあり得る携帯用機
器の表示として特に有効である。
尚、実施例では光キヤリアの再結合中心やトラ
ツプの密度を増加させる処理として紫外線照射、
イオン線照射、プラズマ流照射を行なつたが、電
子線や分子流による照射、あるいは化学薬品等に
よる化学的手段による処理を行なつても、同様な
効果が得られる。
ツプの密度を増加させる処理として紫外線照射、
イオン線照射、プラズマ流照射を行なつたが、電
子線や分子流による照射、あるいは化学薬品等に
よる化学的手段による処理を行なつても、同様な
効果が得られる。
又、本発明のTFTに対しても金属膜等の不透
明膜による部分的なマスキングは光効果を更に抑
制する上で有効である。
明膜による部分的なマスキングは光効果を更に抑
制する上で有効である。
第1図は従来例における薄膜トランジスタを示
す断面図、第2図及び第3図は本発明における薄
膜トランジスタの製造方法を説明するためのそれ
ぞれ異なる実施例の断面図である。 1……基板、2,12……薄膜半導体、3,1
3……能動領域、4,14……ゲート絶縁膜、
5,15……ゲート膜、6,16……ソース電
極、7,17……ドレイン電極、8,18,19
……光キヤリアの再結合中心やトラツプの密度を
増加させる処理が施されている領域、20……紫
外線、22……イオン線。
す断面図、第2図及び第3図は本発明における薄
膜トランジスタの製造方法を説明するためのそれ
ぞれ異なる実施例の断面図である。 1……基板、2,12……薄膜半導体、3,1
3……能動領域、4,14……ゲート絶縁膜、
5,15……ゲート膜、6,16……ソース電
極、7,17……ドレイン電極、8,18,19
……光キヤリアの再結合中心やトラツプの密度を
増加させる処理が施されている領域、20……紫
外線、22……イオン線。
Claims (1)
- 1 基板上に設けた能動領域を含む薄膜半導体に
ゲート膜とソース電極とドレイン電極とを形成し
た薄膜トランジスタの製造方法において、前記薄
膜半導体における前記ゲート膜と反対側の領域に
紫外線照射、イオン線照射、プラズマ流照射から
選ばれる処理を施し、該領域において光キヤリア
の再結合中心やトラツプの密度を増加させること
を特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17561280A JPS5799778A (en) | 1980-12-12 | 1980-12-12 | Thin-film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17561280A JPS5799778A (en) | 1980-12-12 | 1980-12-12 | Thin-film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5799778A JPS5799778A (en) | 1982-06-21 |
JPH027177B2 true JPH027177B2 (ja) | 1990-02-15 |
Family
ID=15999129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17561280A Granted JPS5799778A (en) | 1980-12-12 | 1980-12-12 | Thin-film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5799778A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0178447B1 (en) * | 1984-10-09 | 1993-02-17 | Fujitsu Limited | A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology |
US4916304A (en) * | 1986-10-07 | 1990-04-10 | Canon Kabushiki Kaisha | Image recording device having a conductive layer formed below a light receiving window |
US4766482A (en) * | 1986-12-09 | 1988-08-23 | General Electric Company | Semiconductor device and method of making the same |
JPS6476760A (en) * | 1987-09-18 | 1989-03-22 | Toshiba Corp | Manufacture of semiconductor device |
US5854494A (en) * | 1991-02-16 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
US5420055A (en) * | 1992-01-22 | 1995-05-30 | Kopin Corporation | Reduction of parasitic effects in floating body MOSFETs |
TW222345B (en) * | 1992-02-25 | 1994-04-11 | Semicondustor Energy Res Co Ltd | Semiconductor and its manufacturing method |
US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
GB2358084B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Semiconductor transistor |
GB2358081B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | A thin-film transistor and a method for maufacturing thereof |
-
1980
- 1980-12-12 JP JP17561280A patent/JPS5799778A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5799778A (en) | 1982-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100557513C (zh) | 薄膜蚀刻方法以及使用该方法制造液晶显示器件的方法 | |
US7064364B2 (en) | Thin film transistor and method for manufacturing the same | |
US8853695B2 (en) | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer | |
US7326876B2 (en) | Sequential lateral solidification device | |
US7202119B2 (en) | Method of manufacturing semiconductor device | |
JPH11102867A (ja) | 半導体薄膜の形成方法およびプラスチック基板 | |
JPH027177B2 (ja) | ||
JP2002208592A (ja) | 絶縁膜の形成方法、半導体装置、製造装置 | |
JPH1050624A (ja) | 化学元素の受容材料中への導入方法 | |
JP3197036B2 (ja) | 結晶質シリコン薄膜の形成方法 | |
JP3122699B2 (ja) | 薄膜状半導体装置の作製方法。 | |
JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
JP4731655B2 (ja) | 半導体装置の作製方法 | |
KR20010030458A (ko) | 액정 디스플레이 패널 제조 방법 | |
KR101283936B1 (ko) | 산화물 반도체 트랜지스터 및 그의 제조방법 | |
JP2003224117A (ja) | 絶縁膜の製造装置 | |
JPS567480A (en) | Film transistor | |
JP2973037B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3326650B2 (ja) | 半導体装置の製造方法 | |
CN108336143A (zh) | 柔性背板及其制作方法、柔性显示装置 | |
JPH0559588B2 (ja) | ||
JP2000216129A (ja) | 膜表面浄化方法及びその装置 | |
JPS6325913A (ja) | 半導体薄膜の製造方法 | |
KR20040028578A (ko) | 기판처리장치 및 기판처리방법 | |
JPS63168021A (ja) | 多結晶SiGe薄膜 |