KR101283936B1 - 산화물 반도체 트랜지스터 및 그의 제조방법 - Google Patents
산화물 반도체 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101283936B1 KR101283936B1 KR1020110132014A KR20110132014A KR101283936B1 KR 101283936 B1 KR101283936 B1 KR 101283936B1 KR 1020110132014 A KR1020110132014 A KR 1020110132014A KR 20110132014 A KR20110132014 A KR 20110132014A KR 101283936 B1 KR101283936 B1 KR 101283936B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electron beam
- oxide semiconductor
- semiconductor transistor
- thickness
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 134
- 238000010894 electron beam technology Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 15
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract description 13
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 12
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체 트랜지스터 및 그의 제조방법에 관한 것으로, 유리기판(11)을 제공하는 단계와; 유리기판(11)의 전면에 ALD 방법을 이용하여 실리콘산화막(SiO2)을 10 내지 20㎚두께로 도포함에 의해 버퍼층(12)을 형성하는 단계와; 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO층(13)을 도포한 후 ITO층(13)을 패터닝하여 소오스 전극(13a)과 드레인 전극(13b)을 형성하는 단계와; RF 마그네트론 스퍼터링 방법을 이용하여 20 내지 40㎚의 두께로 IGZO층(14)을 형성하는 단계와; 상기 IGZO층(14)의 전면에 ALD 방법을 이용하여 6 내지 12㎚의 두께를 갖는 알루미나(Al2O3)층(15)을 형성하는 단계와; 알루미나층(15)을 패터닝하여 보호층(15a)을 형성하는 단계와; IGZO층을 패터닝하여 활성층(14a)을 형성하는 단계와; 상기 보호층(15a)이 형성된 버퍼층(12)의 전면에 ALD 방법을 이용하여 알루미나(Al2O3)를 150 내지 200㎚의 두께를 갖도록 도포함에 의해 게이트 절연막층(16)을 형성하는 단계와; RF 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO층(17)을 도포한 후 ITO층(17)을 패터닝하여 게이트 전극(17a)을 형성하는 단계와; 게이트 전극(17a)과 게이트 절연막층(16)의 상측으로 각각 전자빔 가속장치를 이용하여 전자빔을 조사하는 단계로 구성하여, 산화물 반도체 트랜지스터의 안전성을 개선시킬 수 있도록 하는 데 있다.
Description
본 발명은 산화물 반도체 트랜지스터 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 산화물 반도체 트랜지스터에 고에너지 전자빔을 조사하여 안전성을 개선시킨 산화물 반도체 트랜지스터 및 그의 제조방법에 관한 것이다.
FPD(Flat panel display)는 매우 얇고 가벼운 장점으로 디스플레이 시장에서 매우 높은 점유율을 차지하고 있다. FPD는 시장 점유율의 증가와 더불어 대면적화 및 고화질이 요구되고, 나아가 더 가볍고 얇으면서 휘거나 말 수 있는 플렉시블(flexible) 디스플레이에 적용하기 위해 저온에서 공정이 가능하면서 전기적, 기계적 특성이 우수하고 동작 안정성이 보장되는 백플레인(backplane) 기술이 요구되고 있다.
디스플레이의 백플레인으로 사용되는 스위칭 소자나 구동 소자로 비정질 실리콘(a-Si)이나 폴리 실리콘(poly-Si)을 사용하는 실리콘(Si) 기반 박막트랜지스터(TFT: Thin Film Transistor)와 산화물 반도체 트랜지스터가 있다. 실리콘(Si) 기반 박막트랜지스터의 비정질 실리콘(a-Si) 박막트랜지스터는 제조가 용이하지만 낮은 전자 이동도를 갖고 있다.
폴리 실리콘(poly-Si) 박막트랜지스터는 비정질 실리콘(a-Si) 박막트랜지스터에 비해 전자 이동도가 높아 대면적의 고화질 디스플레이에 적용가능하며 안정성도 높지만, 제조공정이 복잡하고 제조원가가 높으며, 패널 내 소자 특성의 불균일로 인해 보상회로를 필요로 하는 문제점이 있다.
이러한 실리콘(Si) 기반 TFT의 단점을 해결하고자 산화물 반도체 TFT가 개발되고 있다.
이와 같이 산화물 반도체 트랜지스터는 전자 이동도가 매우 커 디스플레이 백플레인으로 적용하기 위한 기술개발이 진행되고 있으나 안정성이 확보되지 않은 문제점이 있다. 즉, 게이트 바이어스에 대해서는 비교적 안정적이지만 게이트 바이어스와 빛에 따라서는 특성이 크게 변하는 문제점이 있다.
본 발명의 목적은 전술한 목적을 해결하기 위해 안출된 것으로, 산화물 반도체 트랜지스터에 고에너지 전자빔을 조사하여 안전성을 개선시킬 수 있는 산화물 반도체 트랜지스터 및 그의 제조방법을 제공함에 있다.
본 발명의 산화물 반도체 트랜지스터는 IGZO(InGaZnO) 재질로 이루어지는 활성층을 갖는 산화물 반도체 트랜지스터에 있어서, 상기 산화물 반도체 트랜지스터의 IGZO(InGaZnO) 재질로 이루어지는 활성층에 0.01 ~ 10 MeV의 에너지를 갖는 전자빔이 조사된 것을 특징으로 한다.
본 발명의 산화물 반도체 트랜지스터의 제조방법은 유리기판을 제공하는 단계와; 상기 유리기판의 전면에 ALD(Atomic Layer Deposition) 방법을 이용하여 실리콘산화막(SiO2)을 10 내지 20㎚ 두께로 도포함에 의해 버퍼층을 형성하는 단계와; 상기 버퍼층의 전면에 RF(Radio Frequence) 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO(Indium Tin Oxide)층을 도포한 후 ITO층을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계와; 상기 소오스 전극과 드레인 전극이 형성된 버퍼층의 전면에 RF 마그네트론 스퍼터링 방법을 이용하여 20 내지 40㎚의 두께로 IGZO(InGaZnO)층을 형성하는 단계와; 상기 IGZO층의 전면에 ALD 방법을 이용하여 6 내지 12㎚의 두께를 갖는 알루미나(Al2O3)층을 형성하는 단계와; 상기 알루미나(Al2O3)층을 패터닝하여 보호층을 형성하는 단계와; 상기 IGZO층을 패터닝하여 활성층을 형성하는 단계와; 상기 보호층이 형성된 버퍼층의 전면에 ALD 방법을 이용하여 알루미나(Al2O3)를 150 내지 200㎚의 두께를 갖도록 도포함에 의해 게이트 절연막층을 형성하는 단계와; 상기 게이트 절연막층이 형성된 버퍼층의 전면에 RF 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO층을 도포한 후 ITO층을 패터닝하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극과 상기 게이트 절연막층의 상측으로 각각 전자빔 가속장치를 이용하여 전자빔을 조사함에 의해 상기 활성층으로 전자빔이 전달되어 조사되도록 하는 단계로 구성되는 것을 특징으로 한다.
본 발명의 산화물 반도체 트랜지스터 및 그의 제조방법은 산화물 반도체 트랜지스터에 고에너지 전자빔을 조사하여 안전성을 개선시킬 수 있는 이점이 있다.
도 1은 본 발명의 산화물 반도체 트랜지스터의 전단면도,
도 2 내지 11은 각각 도 1에 도시된 산화물 반도체 트랜지스터의 제조과정을 나타낸 단면도,
도 12는 전자빔이 조사된 본 발명의 산화물 반도체 트랜지스터의 전기적인 특성을 나타낸 그래프,
도 13은 전자빔이 조사되지 않은 산화물 반도체 트랜지스터의 전기적인 특성을 나타낸 그래프.
도 2 내지 11은 각각 도 1에 도시된 산화물 반도체 트랜지스터의 제조과정을 나타낸 단면도,
도 12는 전자빔이 조사된 본 발명의 산화물 반도체 트랜지스터의 전기적인 특성을 나타낸 그래프,
도 13은 전자빔이 조사되지 않은 산화물 반도체 트랜지스터의 전기적인 특성을 나타낸 그래프.
이하, 본 발명의 산화물 반도체 트랜지스터의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명의 산화물 반도체 트랜지스터(10)는 도 1에서와 같이 IGZO(InGaZnO) 재질로 이루어지는 활성층(14a)을 갖는 산화물 반도체 트랜지스터(10)에 있어서, 게이트 전극(17a) 방향으로 0.01 ~ 10 MeV의 에너지를 갖는 전자빔을 조사하여 산화물 반도체 트랜지스터의 IGZO(InGaZnO) 재질로 이루어지는 활성층(14a)의 성질을 변화시키도록 한다. 전자빔은 단위면적당 전자량(dose)이 1×105 내지 1×1020 electrons/cm2이며, 0.01 ~ 10 MeV의 에너지를 갖는 고에너지 전자빔(HEEBI: High Energy Electron Beam Irradiation)이 사용된다.
고에너지 전자빔이 조사된 본 발명의 산화물 반도체 트랜지스터(10)는 유리기판(11), 버퍼층(12), 소오스 전극(13a), 드레인 전극(13b), 활성층(14a), 보호층(15a), 게이트 절연막층(16) 및 게이트 전극(17a)으로 구성되며, 각각의 구성을 순차적으로 상세히 설명하면 다음과 같다.
유리기판(11)은 베이스 기판으로 사용되며, 버퍼층(12)은 유리기판(11)의 전면에 형성되며 재질은 실리콘 산화막(SiO2)이 사용된다. 소오스 전극(13a)은 버퍼층(12)의 상측에 형성되며, 드레인 전극(13b)은 소오스 전극(13a)과 이격되도록 버퍼층(12)의 상측에 형성된다. 활성층(14a)은 소오스 전극(13a)과 드레인 전극(13b)과 각각 연결되도록 버퍼층(12)의 상측에 형성되며, 보호층(15a)은 활성층(14a)의 상측에 형성되어 활성층(14a)을 보호한다. 게이트 절연막층(16)은 버퍼층(12)과 보호층(15a)의 상측에 각각 형성되며, 보호층(15a)과 게이트 절연막층(16)의 재질은 각각 알루미나(Al2O3)가 사용된다. 게이트 전극(17a)은 게이트 절연막층(16)의 상측에 형성된다.
소오스 전극(13a)과 드레인 전극(13b)과 게이트 전극(17a)의 재질은 각각 ITO(Indium Tin Oxide)가 사용되며, 활성층(14a)의 재질은 IGZO(InGaZnO)가 사용되며 고에너지 전자빔이 조사된다. 전자빔의 조사 시 게이트 전극(17a)과 게이트 절연막층(16)의 상측으로 조사되며, 게이트 전극(17a)과 게이트 절연막층(16)의 상측으로 조사된 고에너지 특성을 갖는 전자빔은 게이트 전극(17a)과 게이트 절연막층(16)과 보호층(15a)을 각각 투과해 활성층(14a)으로 전달되어 조사된다. 즉, 전자빔은 고에너지를 가짐으로써 알루미나(Al2O3)로 이루어지는 보호층(15a)과 게이트 절연막층(16)을 투과하여 활성층(14a)으로 조사된다.
고에너지를 갖는 전자빔이 IGZO(InGaZnO)가 사용되는 활성층(14a)으로 조사되면 활성층(14a)은 내부에 억셉터(acceptor)형 결함을 발생시켜 NBIS(Negative Bias Illumination Stress; 음의 게이트전압 및 빛을 동시에 가함)를 인가했을 때의 특성 변화를 감소시켜 빛과 게이트 바이어스에 대한 안정성을 개선시키게 된다.
상기 구성을 갖는 본 발명의 산화물 반도체 트랜지스터(10)의 제조방법을 첨부된 도 1 내지 도 11을 참조하여 설명하면 다음과 같다.
먼저, 도 2에서와 같이 베이스기판으로 사용되는 유리기판(11)을 제공한다. 유리기판(11)이 제공되면 도 3에서와 같이 유리기판(11)의 전면에 ALD(Atomic Layer Deposition) 방법을 이용하여 실리콘산화막(SiO2)을 10 내지 20㎚두께로 도포함에 의해 버퍼층(12)을 형성한다.
버퍼층(12)이 형성되면 도 4에서와 같이 버퍼층(12)의 전면에 RF((Radio Frequence)) 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO(Indium Tin Oxide)층(13)을 도포한 후 도 5에서와 같이 ITO층(13)을 패터닝하여 소오스 전극(13a)과 드레인 전극(13b)을 형성한다.
소오스 전극(13a)과 드레인 전극(13b)이 각각 형성되면 도 6에서와 같이 소오스 전극(13a)과 드레인 전극(13b)이 형성된 버퍼층(12)의 전면에 RF 마그네트론 스퍼터링 방법을 이용하여 20 내지 40㎚의 두께로 IGZO(InGaZnO)층(14)을 형성한 후 도 7에서와 같이 IGZO(InGaZnO)층(14)의 전면에 ALD 방법을 이용하여 6 내지 12㎚의 두께를 갖는 알루미나(Al2O3)층(15)을 형성한 후, 도 8에서와 같이 알루미나(Al2O3)층(15)을 패터닝하여 보호층(15a)이 형성되면, 도 9에서와 같이 IGZO층(14)을 패터닝하여 활성층(14a)을 형성한다.
보호층(15a)이 형성되면 도 10에서와 같이 보호층(15a)이 형성된 버퍼층(12)의 전면에 ALD 방법을 이용하여 알루미나(Al2O3)를 150 내지 200㎚의 두께를 갖도록 도포함에 의해 게이트 절연막층(16)을 형성한다. 게이트 절연막층(16)이 형성되면 도 11에서와 같이 게이트 절연막층(16)이 형성된 버퍼층(12)의 전면에 RF 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO층(17)을 도포한 후 도 1에서와 같이 ITO층(17)을 패터닝하여 게이트 전극(17a)을 형성한다. 여기서 게이트 전극(17a), 소오스 전극(13a), 드레인 전극(13b), 활성층(14a) 및 보호층(15a)을 각각 패터닝하는 과정은 사진 식각 공정을 이용한다.
게이트 전극(17a)이 형성되면 도 1에 도시된 화살표 방향으로 게이트 전극(17a)과 게이트 절연막층(16)의 상측으로 각각 전자빔 가속장치(20)를 이용하여 전자빔을 조사함에 의해 활성층(14a)으로 전자빔이 전달되어 조사되도록 하며, 전자빔은 0.01 ~ 10 MeV의 에너지를 갖음과 아울러 단위면적당 전자량(dose)이 1×105 내지 1×1020 electrons/cm2인 고에너지 전자빔이 사용된다.
고에너지 전자빔을 게이트 전극(17a)을 형성한 후 실시하여 본 발명의 산화물 반도체 트랜지스터(10)로 전자빔을 조사함에 의해 전자빔의 조사 효과를 극대화시킨다. 즉, 산화물 반도체 트랜지스터(10)의 중간 제조공정 중 발생되는 열처리 등에 의한 열적 스트레스 등에 의한 전자빔 조사 효과 저감을 방지할 수 있다. 여기서 전자빔 가속장치(20)는 공지된 기술이 적용됨으로 설명을 생략한다.
이상과 같은 본 발명의 산화물 반도체 트랜지스터(10)의 전기적인 특성 즉, NBIS(Negative Bias Illumination Stress; 음의 게이트전압 및 빛을 동시에 가함)의 특성을 측정하기 위해 버퍼층(12)을 15㎚두께로 하고, 소오스 전극(13a), 드레인 전극(13b) 및 게이트 전극(17a)을 각각 150㎚두께로 하며, 활성층(14a)을 30㎚의 두께로 형성하며, 보호층(15a)을 9㎚의 두께, 산화막층(16)을 176㎚의 두께로 형성하였다. 이와 같이 제조된 본 발명의 산화물 반도체 트랜지스터(10)에 0.8 MeV의 에너지를 갖음과 아울러 단위면적당 전자량(dose)이 1×1014 electrons/cm2인 고에너지 전자빔을 조사하였다.
0.8 MeV의 에너지와 1×1014 electrons/cm2의 전자량을 갖는 고에너지 전자빔이 조사된 본 발명의 산화물 반도체 트랜지스터(10)의 전기적인 특성 즉, NBIS 특성의 실험 결과가 도 12에 도시되어 있다. 도 12는 고에너지 전자빔이 조사된 산화물 반도체 트랜지스터(10)의 NBIS 특성을 나타낸 그래프이며, 도 13은 고에너지 전자빔이 조사되지 않은 산화물 반도체 트랜지스터의 NBIS 특성을 나타낸 그래프이다.
실험방법은 고에너지 전자빔이 조사된 본 발명의 산화물 반도체 트랜지스터(10)와 고에너지 전자빔이 조사되지 않은 산화물 반도체 트랜지스터에 각각 게이트 바이어스(Gate bias)를 -20V로 인가하고, 백색광(White light)을 각각 0초, 100초, 1000초 및 10000초 동안 조사한 상태에서 각각의 백색광 조사 시간의 NBIS 특성을 측정하였다. 백색광 조사 시간은 본 발명의 산화물 반도체 트랜지스터(10)를 백플레인으로 사용 시 디스플레이에서 정지 영상을 표시하는 경우에 한 가지 정보만 지속으로 표시할 경우가 많으며, 이는 산화막 반도체 트랜지스터에 빛 즉, 백색광의 영향이 지속으로 인가되는 것을 의미하므로 백색광의 조사시간을 다양하게 설정하였다.
NBIS의 특성 측정 결과, 도 12에서와 같이 고에너지 전자빔이 조사된 본 발명의 산화물 반도체 트랜지스터(10)는 도 13에서와 같이 고에너지 전자빔이 조사되지 않은 산화물 반도체 트랜지스터에 NBIS 특성의 변화가 확연히 줄어든 것을 볼 수 있다.
즉, 고에너지 전자빔이 조사되지 않은 산화물 반도체 트랜지스터는 밴드갭(bandgap) 이상의 파장대의 빛에너지를 가하게 되면, 밴드갭 내에서 전자가 여기되어 전자-정공 캐리어가 무수히 많이 생성되고 전자-정공 재결합도 발생하는데 반하여 무수히 많아진 정공이 절연막으로 트랩(trap)되어 반도체 박막트랜지스터의 활성층 즉, 채널의 열화(degradation)가 발생하여 산화물 반도체 트랜지스터의 안정성이 감소된다.
반면에, 본 발명에서와 같이 고에너지 전자빔을 산화물 반도체 트랜지스터는 밴드갭의 가전자대(valence band) 근처에서 전자를 트랩하는 억셉터 준위(acceptor like state)가 생성되며, 생성된 억셉터 준위(acceptor like state)에 의해 전자-정공 재결합을 더 발생시킴에 의해 트랩되는 정공의 양을 감소시켜 마이너스 방향 쪽으로의 문턱전압의 변화를 감소시키고 산화물 반도체 트랜지스터의 안정성을 증가시킴으로써 소자의 동작 신뢰성을 개선시킬 수 있게 된다.
본 발명의 산화물 반도체 트랜지스터 및 그의 제조방법은 디스플레이의 백플레인 제조분야에 적용할 수 있다.
11: 유리기판 12: 버퍼층
13: ITO층 13a: 소오스 전극
13b: 드레인 전극 14: IGZO층
14a: 활성층 15: 알루미나층
15a: 보호층 16: 게이트 절연막층
17: ITO층 17a: 게이트 전극
13: ITO층 13a: 소오스 전극
13b: 드레인 전극 14: IGZO층
14a: 활성층 15: 알루미나층
15a: 보호층 16: 게이트 절연막층
17: ITO층 17a: 게이트 전극
Claims (7)
- IGZO(InGaZnO) 재질로 이루어지는 활성층을 갖는 산화물 반도체 트랜지스터에 있어서,
상기 산화물 반도체 트랜지스터의 IGZO(InGaZnO) 재질로 이루어지는 활성층에 0.01 ~ 10 MeV의 에너지를 갖는 전자빔이 조사되고,
상기 전자빔은 단위면적당 전자량(dose)이 1×105 내지 1×1020 electrons/cm2인 것을 특징으로 하는 산화물 반도체 트랜지스터.
- 삭제
- 제1항에 있어서, 상기 전자빔이 조사된 산화물 반도체 트랜지스터는 유리기판과;
상기 유리기판의 전면에 형성되는 버퍼층과;
상기 버퍼층의 상측에 형성되는 소오스 전극과;
상기 소오스 전극과 이격되도록 상기 버퍼층의 상측에 형성되는 드레인 전극과;
상기 소오스 전극과 상기 드레인 전극과 각각 연결되도록 상기 버퍼층의 상측에 형성되는 활성층과;
상기 활성층의 상측에 형성되는 보호층과;
상기 버퍼층과 상기 보호층의 상측에 각각 형성되는 게이트 절연막층과;
상기 게이트 절연막층의 상측에 형성되는 게이트 전극으로 구성되며,
상기 버퍼층의 재질은 실리콘산화막(SiO2)이 사용되고, 상기 소오스 전극과 상기 드레인 전극과 상기 게이트 전극의 재질은 각각 ITO(Indium Tin Oxide)가 사용되며, 상기 활성층의 재질은 IGZO(InGaZnO)가 사용되며, 상기 보호층과 상기 게이트 절연막층의 재질은 각각 알루미나(Al2O3)가 사용되는 것을 특징으로 하는 산화물 반도체 트랜지스터. - 제3항에 있어서, 상기 활성층은 전자빔이 상기 게이트 전극과 상기 게이트 절연막층의 상측으로 각각 조사되며 조사된 전자빔이 게이트 전극과 게이트 절연막층과 보호층을 각각 투과해 전달되어 조사되는 것을 특징으로 하는 산화물 반도체 트랜지스터.
- 유리기판을 제공하는 단계와;
상기 유리기판의 전면에 ALD(Atomic Layer Deposition) 방법을 이용하여 실리콘산화막(SiO2)을 10 내지 20㎚두께로 도포함에 의해 버퍼층을 형성하는 단계와;
상기 버퍼층의 전면에 RF(Radio Frequence) 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO(Indium Tin Oxide)층을 도포한 후 ITO층을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계와;
상기 소오스 전극과 드레인 전극이 형성된 버퍼층의 전면에 RF 마그네트론 스퍼터링 방법을 이용하여 20 내지 40㎚의 두께로 IGZO(InGaZnO)층을 형성한 후 IGZO층을 형성하는 단계와;
상기 IGZO층의 전면에 ALD 방법을 이용하여 6 내지 12㎚의 두께를 갖는 알루미나(Al2O3)층을 형성하는 단계와;
상기 알루미나(Al2O3)층을 패터닝하여 보호층을 형성하는 단계와;
상기 IGZO층을 패터닝하여 활성층을 형성하는 단계와;
상기 보호층이 형성된 버퍼층의 전면에 ALD 방법을 이용하여 알루미나(Al2O3)를 150 내지 200㎚의 두께를 갖도록 도포함에 의해 게이트 절연막층을 형성하는 단계와;
상기 게이트 절연막층이 형성된 버퍼층의 전면에 RF 마그네트론 스퍼터링 방법을 이용하여 130 내지 170㎚두께로 ITO층을 도포한 후 ITO층을 패터닝하여 게이트 전극을 형성하는 단계와;
상기 게이트 전극과 상기 게이트 절연막층의 상측으로 각각 전자빔 가속장치를 이용하여 전자빔을 조사함에 의해 상기 활성층으로 전자빔이 전달되어 조사되도록 하는 단계로 구성되는 것을 특징으로 하는 산화물 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 활성층으로 전자빔이 조사되도록 하는 단계에서 전자빔은 0.01 ~ 10 MeV의 에너지를 갖는 것을 특징으로 하는 산화물 반도체 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 활성층으로 전자빔이 조사되도록 하는 단계에서 전자빔은 단위면적당 전자량(dose)이 1×105 내지 1×1020 electrons/cm2인 것을 특징으로 하는 산화물 반도체 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110132014A KR101283936B1 (ko) | 2011-12-09 | 2011-12-09 | 산화물 반도체 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110132014A KR101283936B1 (ko) | 2011-12-09 | 2011-12-09 | 산화물 반도체 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130065243A KR20130065243A (ko) | 2013-06-19 |
| KR101283936B1 true KR101283936B1 (ko) | 2013-07-16 |
Family
ID=48861917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110132014A KR101283936B1 (ko) | 2011-12-09 | 2011-12-09 | 산화물 반도체 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101283936B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016127372A1 (zh) * | 2015-02-12 | 2016-08-18 | 深圳市柔宇科技有限公司 | 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件 |
| KR102298825B1 (ko) * | 2018-07-13 | 2021-09-08 | 한국전자기술연구원 | 다층박막구조체 및 그의 제조방법 |
| CN112436059A (zh) * | 2020-10-29 | 2021-03-02 | 深圳技术大学 | 柔性InGaZnO薄膜晶体管及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100006832A (ko) * | 2008-07-10 | 2010-01-22 | 한양대학교 산학협력단 | 산화아연계 반도체 박막의 제조방법, 이를 이용한 박막트랜지스터 및 그 제조방법 |
| KR20110066370A (ko) * | 2009-12-11 | 2011-06-17 | 한국전자통신연구원 | 박막트랜지스터 및 그의 제조방법 |
| KR20110083964A (ko) * | 2010-01-15 | 2011-07-21 | 순천대학교 산학협력단 | 산화물 박막 트랜지스터 및 이의 제조방법 |
-
2011
- 2011-12-09 KR KR1020110132014A patent/KR101283936B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100006832A (ko) * | 2008-07-10 | 2010-01-22 | 한양대학교 산학협력단 | 산화아연계 반도체 박막의 제조방법, 이를 이용한 박막트랜지스터 및 그 제조방법 |
| KR20110066370A (ko) * | 2009-12-11 | 2011-06-17 | 한국전자통신연구원 | 박막트랜지스터 및 그의 제조방법 |
| KR20110083964A (ko) * | 2010-01-15 | 2011-07-21 | 순천대학교 산학협력단 | 산화물 박막 트랜지스터 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130065243A (ko) | 2013-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Top interface engineering of flexible oxide thin‐film transistors by splitting active layer | |
| JP5202094B2 (ja) | 半導体装置 | |
| JP5305696B2 (ja) | 半導体素子の処理方法 | |
| Nomura et al. | Stability and high-frequency operation of amorphous In–Ga–Zn–O thin-film transistors with various passivation layers | |
| JP6231880B2 (ja) | 薄膜トランジスタ | |
| Lee et al. | Removal of negative-bias-illumination-stress instability in amorphous-InGaZnO thin-film transistors by top-gate offset structure | |
| US8592815B2 (en) | Light emitting display apparatus | |
| US8604471B2 (en) | Semiconductor structure and organic electroluminescence device | |
| CN105097831A (zh) | 低温多晶硅背板及其制造方法和发光器件 | |
| KR20090098033A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2010199456A (ja) | トランジスタ素子およびその製造方法 | |
| Kim et al. | Characteristics of laser-annealed ZnO thin film transistors | |
| KR101283936B1 (ko) | 산화물 반도체 트랜지스터 및 그의 제조방법 | |
| US20150380565A1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| Dimitriadis et al. | Effect of grain boundaries on hot-carrier induced degradation in large grain polysilicon thin-film transistors | |
| Ali et al. | Combined effects of NH3 and NF3 post plasma treatment on the performance of spray coated ZnO thin film transistors | |
| Choi et al. | Fabrication and characteristics of high mobility InSnZnO thin film transistors | |
| CN107644916B (zh) | 薄膜晶体管及其制作方法 | |
| Tang et al. | Electrical instability of amorphous-indium-gallium-zinc-oxide thin-film transistors under ultraviolet illumination | |
| Kim et al. | A light-induced threshold voltage instability based on a negative-U center in a-IGZO TFTs with different oxygen flow rates | |
| Shi et al. | P‐19: Suppression of Light Induced Instability of BCE InGaZnO Transistors and Panel Flicker Improvement for 32‐in. 8K4K LCD | |
| KR101818339B1 (ko) | 광안정성 확보를 위한 비정질 산화물 박막 트랜지스터 | |
| Ha et al. | A comparison of photo-induced hysteresis between hydrogenated amorphous silicon and amorphous IGZO thin-film transistors | |
| Toumi et al. | Accurate analytical model for effective carrier mobility of fully hydrogenated poly-si TFTs under White light illumination | |
| KR20080105740A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |