JPH0269683A - 回路基板検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。

〔従　来　例〕

電子部品が実装された回路基板の検査にインサーキット
テスタと称される回路基板検査装置が利用されるように
なってきた。

この種の装置は、一般に、測定用信号源として直流及び
交流の電流、電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが、信号源の種類が多い
ため装置が比較的複雑となり、また、測定に時間がかか
ること、ユーザ側で検査プログラム等の作成に要する負
担が大きいこと。

などの欠点を有している。

本出願人はこれらの事情に鑑み、信号源に交流電圧を用
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定して得たデータと比
較してその良否を判定するようにした高速で、かつ、ユ
ーザ側でのプログラム作成を必要としないインサーキッ
トテスタの発明、考案をいくつか提案してきた。

その１つである特願昭６３−１２９７２４号明細書によ
る発明の大要を第４図にて手短かに説明すると、被検査
回路基板（以下、「テスト基板」という。）１は例えば
回路パターン２ａないし２ｅと、各パターン間に装着さ
れた電子部品３ａないし３ｃとからなり、同パターンに
は装置本体４からピンＰ工〜Ｐ４が接触している。これ
らのピンは例えばスキャナ５内の信号源側リレーＳ工〜
Ｓ４と測定部側リレーＳ□′〜８４′を介してそれぞれ
信号源６と測定部７へ接続され、各リレーのオン、オフ
は測定部７にて駆動されるようになっている。また、信
号源６も測定部７により制御され、１測定につき所定周
波数の交流電圧を１サイクル送出するようになっている
。

この先願発明においては、例えば１つのピンを測定部７
へ接続するとともに他の全ピンを信号源６に接続し、上
記１つのピンを介して測定部７に流れ込む電流によりそ
の間のインピーダンスを測定するが、特にテスト基板の
低インピーダンス箇所に対しては特定の２つのピンを指
定し、それぞれ測定部７と信号源６に接続してその間の
インピーダンスを測定するようになっている。ここでは
前者を「１ピン対他の全ピン間測定」、後者を「指定ピ
ン間測定」と略記することにする。

基板検査を行うに当っては上記したようにまず良品と確
認された複数の基板のインピーダンスを測定してそのデ
ータを収集するが、上記先願発明は１ピン対他の全ビン
間測定と指定ピン間測定をマニアル、あるいは自動のい
ずれにてでもできるようになっている。いま、マニアル
による１ピン対他の全ピン間測定の例を説明すると、例
えば良品基板の１つを装置にセットし、測定部７へ接続
するピンＰ□を図示しないキーボード上のキーにて指定
する。これにより、測定部７からスキャナ５へ例えば第
５図のステップ１に示されるような制御信号が発せられ
、測定部側のリレーＳ□′はオン（１）で他のリレー８
２′〜８４′はオフ（０）となり、信号源側の各リレー
は上記の反転信号によりそれぞれＳｌはオフ（ｏ）、　
Ｓ２’〜Ｓ４′はオン（１）にされる。

このリレーのオン、オフ制御と同時的に信号源６から測
定用流電圧が１サイクル送出され、その正の半波と負の
半波に対する基板のインピーダンスが測定される。以下
、同様にしてピンＰ２からＰ４まで測定を行うと、その
検査ステップと各ステップのインピーダンス側室データ
が測定部７の図示しないメモリへ取り込まれる。

他の良品基板については上記マニアル測定で形成された
検査ステップに従ってピンＰ□からＰ４まで自動的に測
定を行い、これら各良品基板のインピーダンスデータに
より比較基準値とそれに対する許容差の上限値及び下限
値を求め、上記メモリに入れる。しかるのちテスト基板
の検査に入り、その測定データを上記基準値と比較して
良否を判定するようになっている。

上記１ピン対他の全ピン間測定は、例えば測定部７の図
示しない人力レンジを固定した状態で行うようになって
いるが、基板に大容量のコンデンサとか小インダクタン
スコイル等の低インピーダンス素子が装着されている場
合には、はんだブリッジなどによりショートと区別する
ことが困難となることがある。このような場合には入力
レンジを最低レンジに切り換えて指定ピン間測定を行い
、その値を確認するようにしている。通常、測定系には
配線等により約５Ωのインピーダンスがあるから、それ
を考慮して例えば最小比較値をＫ（≠５Ω）とおき、測
定値〉Ｋならば非ショート、ｉｔｌ’１定値≦にならば
ショー１〜と判断するようになっている。

この指定ピン間測定について、上記第４図の要部を抜す
いした第６図を参照しながら補足説明すると、例えば基
板１のパターン間にはジャンパ線Ｊ　Ｐと、それぞれ５
Ωより大きいインピーダンスを有する抵抗Ｒ及びコンデ
ンサＣが装着されていたとする。この場合、ジャンパ線
ＪＰのインピーダンスは小さいということが初めから予
想できるから、同ジャンパ線に対してはピンＰ工とＰ２
による指定ピン間測定を設定する。すなわち、図示のよ
うにピンＰ１の測定部側リレーＳ、ｌはオンで信号源側
リレー８１はオフ、ピンＰ２の測定部側リレー８２′は
オフでその信号源側リレーＳ２はオンとし、ピンＰ、、
Ｐ４の各リレーはすべてオフにする。

この状態でＰ□と２２間のインピーダンスを測定し、測
定値≦にであることによりジャンパ線として機能するこ
とを確かめる。

抵抗ＲとコンデンサＣに対しては、例えば第７図に示さ
れるように１ピン対他の全ビン間測定を設定する。すな
わち、ピンＰ２の測定部側リレー３２′はオンでその信
号源側リレー８２はオフとし、ピンＰ□　ｐ、、ｐ４の
各測定部側リレー８１′１５３’ｊ８４′はオフとする
。この場合、ピンＰ、、Ｐ、の信号源側リレーＳ、及び
Ｓ４はオンにするが、ピンＰ□の信号源側リレーＳ工は
オフに固定する。その理由は、もしこのリレー８１を他
のリレーと同様にオンにするとほとんどゼロに近いジャ
ンパ線のインピーダンスがピンＰ２と他のピンＰ３．　
Ｐ４間のインピーダンスへ並列的に加わり、１ピン対他
の全ビン間測定が無意味となるからである。そのため、
測定部７内の図示しないメモリには各信号源側リレーＳ
工〜Ｓ４に対する制御テーブルが用意されており、指定
ピン間測定により低インピーダンス検出を行った場合に
は、ピンを測定部に接続したリレーと対をなすリレー、
すなわち図示の例ではＳｌに対して特定のマークデータ
を制御テーブルに書き込んで他のリレーと区別し、以後
の検査ステップでは非動作状態に保持するようになって
いる。・ このようにして、良品基板から１ピン対他の全ビン間洞
室、もしくは１ピン対他の全ビン間測定と指定ビン間測
定ステップを構成し、各ステップにおけるインピーダン
ス基準値とそれに対する許容差、及び信号源側リレーに
対する制御テーブル等を設定したのち、テスト基板の測
定に入るようになっている。

〔発明が解決しようとする課題〕

上記先願発明は、良品基板を測定してそのデータをメモ
リに収集し、リレー制御テーブルにしたがって各リレー
をオン、オフ駆動すればテスト基板の検査ステップも自
動的に進行するという利点がある。

ところで基板検査に当っては、例えば前検査としてまず
指定ピン間測定により回路パターンの断線やはんだブリ
ッジ、及びスルーホール等の導通不良の有無を調べ、そ
の後１ピン対他の全ビン間測定の本検査に入ることが望
ましい。この場合、先願発明においては一般のインサー
キットテスタと同様に接触ピンは１パターンにつき１本
にされ、その位置は第８図（Ａ）及び第８図（Ｂ）の実
線で示すようにパターンの形状等を勘案して決められて
いる。したがって、パターン自体の断線や導通不良等を
調べる場合には、同図の点線で示すように上記のピンを
避けた位置へ専用のピンを設ける必要があり、ピン設定
に手間がかかるという好ましくない点があった。

この発明は上記の事情を考慮してなされたもので、その
目的は、専用ピン設定の煩しさを解消するとともに、パ
ターン、スルーホール等の導通検査と、装着部品を含む
基板のインピーダンス測定とを連続的に行うようにした
回路基板検査方法を提供することにある。

〔課題を解決するための手段〕

この発明の実施例が示されている第１図を参照すると、
上記の課題を解決するため下記イ及び口に示す手段を備
えている。すなわち、 イ、装置本体４側には、テスト基板１の各回路パターン
に設けられたランドに接触するピンＰ工ないしＰ６を有
し、 口、　ｍｇ定郡部７は、上記基板１のパターン、スルー
ホール等に対する導通検査を指定ピン間測定により行い
、装着部品を含む基板のインビーダンス測定を１ピン対
他の全ピン間４１す定にて行う測定モード設定手段が設
けられている。

〔作　　　用〕

上記手段を備えることにより、例えば同一パターン」二
の２つのランドに接触するピンを指定してピン間測定を
行えば、当該ランドの良、不良とランド間におけるパタ
ーン切れ等の有無が検出可能となる。

また、この検査終了後１ピン対他の全ピン間測定を行う
ことにより、上記先願発明と同様に装着部品を含むテス
ト基板のインピーダンスがわかる。

〔実　施　例〕

再び第１図を参照すると、この実施例においては］二記
したようにテスト基板１の各パターンに形成されたラン
ドに接触するｎ個のピン、図示の例では６個のピント工
〜Ｐ６を有し、作図の都合上図示されて無いがスキャナ
５内には上記先願発明と同様、各ピンＰ□〜Ｐ６をそれ
ぞれ測定部７と信号源６に接続する信号源側リレーと測
定部側リレーが各々設けられている。また、測定部７に
は例えばソフトウェアからなる測定モード設定手段７ａ
が設けられているが、実質的には上記第４図に示されて
いる先願発明の測定部と同一構成になっている。

いま、被検査基板として良品基板をセットし、例えばピ
ンＰ１からＰＧまで順に１ピン対他の全ピン間８１す定
によりそのデータを収集するものとすると、第２図のス
テップ１に示されるようにスキャナ５内の図示しない測
定部側リレーによりピンＰ１は測定部７に接続され、ピ
ンＰ２〜ＰＧはそれぞれ信号源側リレーにて信号源６に
接続される。

しかしピンＰ□　ｐ２間はジャンパ、ｉＪＰによりショ
ート状態になっているので最小比較値Ｋ（５Ω）以下と
判定され自動的にＰ、、Ｐ、によるピン間測定が設定さ
れ、それと同時に一旦信号源６に接続されたピンＰ、〜
Ｐ５はスキャナ５の図示しないリレーによりオフに切り
換えられる。

このピン間測定の際、ピンＰ１を信号源６に接続するリ
レーと対をなす他方のリレーは測定部７の図示しないリ
レー制御テーブルによりオフに固定されるようになって
いる。したがって次のステップ２においてピンＰ２が測
定部７に接続されたときＰ、は非動作状態（△印）とな
り、ピンＰ３〜Ｐ、が信号源６に接続される。この場合
、Ｐ２゜Ｐ　１１６はパターン２ｂにてショート状態に
なってＫ（５Ω）以下であるからステップ１の場合と同
様に自動的にピン間測定にされ、ピンＰ４〜ＰＧはオフ
に切り換えられる。このビン間測定の際、ピンＰ２を信
号源６へ接続するリレーは図示しないリレー制御テーブ
ルにより上記ステップ１の場合と同様にオフに固定され
る。

ステップ３においては、ピンＰ、を測定部７へ接続し、
ピンＰ４〜ＰＧを信号源６へ接続した１ピン対他の全ピ
ン間測定が行われる。ステップ４においては、−旦セッ
トされた１ピン（Ｐ４）対地の全ピン（Ｐ３．Ｐｉｔ　
ＰＧ）量測定がスルーホールを介してパターン２ｄによ
りショート状態となり、同様にＰ４．Ｐ、によるパター
ン２ｄのピン間ｉ１＋！Ｉ定に切り換えられ、ステップ
５と６についてはピンｐ、、ｐ、をそれぞれ測定部７へ
接続して１ピン対他の全ピン間測定が行われる。

すなわち、指定ピン間測定にて低インピーダンス検出を
行った場合、測定部に接続されたピンの信号源側リレー
はリレー制御テーブルによりオフに固定され、そのピン
は以後の検査ステップにおいて信号源へ接続されないよ
うになっている。

以上のようにして良品基板の測定が終わると、例えば６
ステツプ中ステップ１，２．４については指定ピン間測
定が自動的に生成され、そのデータが測定部７内の図示
しないメモリに収集される。

また、ステップ３，５．６については１ピン対他の全ピ
ン間測定が行われ、同様にそのデータが収集される。

次に、テスト基板１を装置にセットして検査を行う。こ
の場合、例えば測定モード設定手段７ａにより上記図示
しないメモリに収集されたデータから指定ピン間測定と
ステップ１ピン対他の全ピン間測定ステップが自動的に
設定される。これにより、測定部７はまずステップ１，
２．４の検査を実行し、次にステップ３，５．６の検査
を実行する。

上記指定ピン間測定ステップにおいては、既に述べたよ
うに前検査として各ランドにおけるジャンパ線のはんだ
付は不良、スルーホールの導通不良、パターン切れの有
無等の検出が行われる。また、１ビン対他の全ピン間測
定ステップにおいては、装着部品のインピーダンス測定
、はんだブリッジ、部品抜け、ダイオード、電解コンデ
ンサ類の逆付は等の検出が行われる。

なお、第３図には上記検査を例えばマイクロコンピュー
タにて自動的に制御する場合の一例が流れ線図で示され
ている。

〔効　　　果〕

以上、詳細に説明したように、この発明においては良品
と確認されている基板のランドに接触するピンを設け、
例えば１ビン対他の全ビン間測定によりそのデータをメ
モリへ収集するとともに。

基板の低インピーダンス箇所については自動的に２つの
ピンによる指定ピン間明室ステップを生成して実行し、
同様にそのデータを収集するようになっている。

したがって、上記良品基板にて生成された指定ピン間測
定ステップを例えばテスト基板の前検査に適用して測定
を行い、次に上記１ビン対他の全ピン間測定ステップを
テスト基板の本検査に適用して測定を行うと、前者の測
定にてパターン切れやランドの導通不良等が検出でき、
後者の測定にて装着部品を含む基板のインピーダンス測
定や部品抜け、はんだブリッジ、部品の逆付は等良否判
定に必要な項目を検出することができる。

また、基板の各ランドに対向する位置にピンを設ければ
よいから、従来の１パターンにつき１本のピンを設定す
る場合、パターンの形状を考慮しながらピンの位置決め
をしたり、パターン検査用の専用ピンを別に設定すると
いう煩わしさが解消される。

【図面の簡単な説明】

第１図ないし第３図はこの発明の実施例に係り。 第１図はこの発明が適用された回路基板検査装置の構成
を示すブロック線図、第２図は接触ピンの接続状態説明
図、第３図は基板検査をマイクロコンピュータにて自動
制御する場合の一例を示すフローチャート、第４図ない
し第８図は従来装置例であって、第４図は装置構成を示
すブロック線図、第５図はスキャナリレーの動作説明図
、第６図及び第７図は装置の要部波すい図、第８図（Ａ
）及び（Ｂ）は専用ピン設定の説明図である。 図中、１は被検査回路基板、２ａないし２ｅはパターン
、５はスキャナ、６は信号源、７は測定部である。 第３図

Claims (1)

【特許請求の範囲】
1. （１）被検査回路基板の各パターンに接触する複数のピ
   ン中その１つのピンと他の全ピン、もしくは特定の２つ
   のピンの１つと他の１つのピンを上記各ピンに対応して
   設けられたリレーによりそれぞれ測定部側と信号源側に
   接続し、これをテストステップに応じて順次切り換える
   とともに上記信号源から上記基板へ測定用交流信号を発
   してその応答信号を上記測定部に取り込み、１ピン対他
   の全ピン間測定、もしくは特定のピン間測定により各ス
   テップにおける上記基板のインピーダンスを測定して同
   一測定方法により良品基板から得た基準値と比較し上記
   基板の良否を判定する回路基板検査方法において、 上記各ピンは上記基板の各パターンに形成されたランド
   に接触するように配置され、上記良品基板の測定データ
   中特定の２つのピンによる指定ピン間測定ステップに基
   づいてまず上記基板のランドを含むパターン等の低イン
   ピーダンス測定を行い、 次に、上記良品基板における１ピン対他の全ピン間測定
   ステップに基づいて上記基板の装着部品を含むインピー
   ダンスを測定することを特徴とする回路基板検査方法。