JPH0268645A - ドライバー回路 - Google Patents
ドライバー回路Info
- Publication number
- JPH0268645A JPH0268645A JP63221163A JP22116388A JPH0268645A JP H0268645 A JPH0268645 A JP H0268645A JP 63221163 A JP63221163 A JP 63221163A JP 22116388 A JP22116388 A JP 22116388A JP H0268645 A JPH0268645 A JP H0268645A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- clock
- data
- driver
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はドライバー回路に関する。
第３図は従来のドライバー回路の１例を示したもので、
図において、１ａ−１ｃは３ステート（ｓｔａｔｅ ）
のゲート、２はドライバ・コントローラ、４ａ〜４ｃは
ゲート１ａ〜１ｃの出力バスＢＵＳに対する接続点であ
る。Ｄ１〜Ｄ３はデータを示す。
図において、１ａ−１ｃは３ステート（ｓｔａｔｅ ）
のゲート、２はドライバ・コントローラ、４ａ〜４ｃは
ゲート１ａ〜１ｃの出力バスＢＵＳに対する接続点であ
る。Ｄ１〜Ｄ３はデータを示す。
このドライバー回路は３個の３ステートのゲート１ａ〜
１ｃが出力バスＢＵＳを共通に使用して出力バスＢＵＳ
の一端に接続される電子回路の人出の制御を行うもので
あるが、この制御はドライバ・コントローラ２が行う。
１ｃが出力バスＢＵＳを共通に使用して出力バスＢＵＳ
の一端に接続される電子回路の人出の制御を行うもので
あるが、この制御はドライバ・コントローラ２が行う。
ゲート１ａが出力バスＢＵＳを使用する場合は、ドライ
バ・コントローラ２がゲートｌａに対してのみ許可を与
え、その他のゲートｌｂ、ｌｃには許可を与えないので
、出力バスＢＵＳ上には、ゲート１ａを通して出力され
たデータＤ１のみが乗る。他のゲート１ｂＩＣについて
も同様である。
バ・コントローラ２がゲートｌａに対してのみ許可を与
え、その他のゲートｌｂ、ｌｃには許可を与えないので
、出力バスＢＵＳ上には、ゲート１ａを通して出力され
たデータＤ１のみが乗る。他のゲート１ｂＩＣについて
も同様である。
この従来のドライバー回路では、ゲート１ａからのデー
タＤ１が出力バスＢＵＳに出力される点４ａとゲートｌ
ｂからのデータＤ２が出力バスＢＵＳに接続される点４
ｂとの間の距離が非常に離れている場合には、第４図に
示すように、ゲートｌａの出力が接続される接続点４ａ
とゲート１ｂの出力が接続される接続点４ｂとの間で遅
延Δｔが発生する。この結果、ゲー）１ｂからの出力が
出力バスＢＵＳに接続される点４ｂにおいて、ゲート１
ａの出力とゲートｌｂからの出力とが衝突してしまうこ
とがあるという問題があった。
タＤ１が出力バスＢＵＳに出力される点４ａとゲートｌ
ｂからのデータＤ２が出力バスＢＵＳに接続される点４
ｂとの間の距離が非常に離れている場合には、第４図に
示すように、ゲートｌａの出力が接続される接続点４ａ
とゲート１ｂの出力が接続される接続点４ｂとの間で遅
延Δｔが発生する。この結果、ゲー）１ｂからの出力が
出力バスＢＵＳに接続される点４ｂにおいて、ゲート１
ａの出力とゲートｌｂからの出力とが衝突してしまうこ
とがあるという問題があった。
この発明は上記問題を解消するためになさたちので、出
力バス上でデータの衝突が起こる恐れの無い信転性の高
いドライバー回路を提供することを目的とする。
力バス上でデータの衝突が起こる恐れの無い信転性の高
いドライバー回路を提供することを目的とする。
この発明は上記目的を達成するため、バスに平行して走
るクロックラインを設けて該クロックライン上に所定時
間幅のクロックを載せ、該クロックを入力し上記ドライ
バ・コントローラから許可を受けて上記クロックの入力
時に対応する上記ゲートを制御する個別ドライバ・コン
トローラを設けたものである。
るクロックラインを設けて該クロックライン上に所定時
間幅のクロックを載せ、該クロックを入力し上記ドライ
バ・コントローラから許可を受けて上記クロックの入力
時に対応する上記ゲートを制御する個別ドライバ・コン
トローラを設けたものである。
この発明では、クロックライン上のクロックはバス上に
送出されたデータの遅延と同じ時間遅れで伝わり、個別
ドライバ・コントローラはこのクロックに同期して対応
するゲートを制御するから、バス上でのデータの衝突は
生じない。
送出されたデータの遅延と同じ時間遅れで伝わり、個別
ドライバ・コントローラはこのクロックに同期して対応
するゲートを制御するから、バス上でのデータの衝突は
生じない。
以下、この発明の一実施例を図について説明する。
第１図において、３ａ、３ｂ、３ｃはそれぞれゲートｌ
ａ、１ｂ、ＩＣの個別ドライバ・コンローラであって、
ドライバ・コントローラ２により制御される。５はクロ
ックラインであって、出力ブスＢＵＳに平行して走って
おり、このクロックライン５に乗せられるクロックＣＬ
Ｋは接続点４ａと４ａ間のデータの遅延時間よりも大き
い時間幅を有している。
ａ、１ｂ、ＩＣの個別ドライバ・コンローラであって、
ドライバ・コントローラ２により制御される。５はクロ
ックラインであって、出力ブスＢＵＳに平行して走って
おり、このクロックライン５に乗せられるクロックＣＬ
Ｋは接続点４ａと４ａ間のデータの遅延時間よりも大き
い時間幅を有している。
この構成において、ゲー）１ａが出力バスＢＵＳを使用
する時は、ドライバ・コントローラ２がゲート１ａに対
応した個別ドライバ・コントローラ３ａに対してのみ許
可を与え、他の個別ドライバ・コントローラ３ｂ、３ｃ
には許可を与えない。個別ドライバ・コントローラ３ａ
は許可を受けると、第２図に示すように、入力するクロ
ックＣＬＫに同期して、ゲ〜）ｌａの出力を許可する。
する時は、ドライバ・コントローラ２がゲート１ａに対
応した個別ドライバ・コントローラ３ａに対してのみ許
可を与え、他の個別ドライバ・コントローラ３ｂ、３ｃ
には許可を与えない。個別ドライバ・コントローラ３ａ
は許可を受けると、第２図に示すように、入力するクロ
ックＣＬＫに同期して、ゲ〜）ｌａの出力を許可する。
次に、ゲートｌｂが出力バスＢＵＳを使用する場合、ド
ライバ・コントローラ２はゲート１ｂに対応した個別ド
ライバ・コントローラ３ｂに対してのみ許可を与え、他
の個別ドライバ・コントローラ１ａとＩＣには許可を与
えない。個別ドライバ・コントローラ３ｂは、許可を受
けると、入力されるクロックＣＬＫに同期してゲートｌ
ｂの出力を許可する。先に許可されていたゲート１ａか
らのデータＤＩはゲートｌｂの出力が出力バスＢＵＳに
接続される点４ｂに来るまでに遅延Δｔを生じているが
、ゲート１ｂからのデータＤ２がこの遅延時間と同じ時
間だけ遅れたクロックＣＬＫに同期して出力されている
から、２つのデータＤ１とＤ２の衝突は生じない。
ライバ・コントローラ２はゲート１ｂに対応した個別ド
ライバ・コントローラ３ｂに対してのみ許可を与え、他
の個別ドライバ・コントローラ１ａとＩＣには許可を与
えない。個別ドライバ・コントローラ３ｂは、許可を受
けると、入力されるクロックＣＬＫに同期してゲートｌ
ｂの出力を許可する。先に許可されていたゲート１ａか
らのデータＤＩはゲートｌｂの出力が出力バスＢＵＳに
接続される点４ｂに来るまでに遅延Δｔを生じているが
、ゲート１ｂからのデータＤ２がこの遅延時間と同じ時
間だけ遅れたクロックＣＬＫに同期して出力されている
から、２つのデータＤ１とＤ２の衝突は生じない。
なお、上記実施例では、出力バスＢＵＳを例にとって説
明したが、入力バスＢＵＳの場合も同様である。
明したが、入力バスＢＵＳの場合も同様である。
この発明は以上説明した通り、バスと平行して走るクロ
ックライン上のクロックに同期してデータがジス上に出
力される構成としたことにより、バスに対する上記デー
タの接続点が間隔を有し、データに遅延が生じる場合に
も、バス上でのデータ相互の衝突を防止することかでき
、従来に比し、信頬性を向上することができる。
ックライン上のクロックに同期してデータがジス上に出
力される構成としたことにより、バスに対する上記デー
タの接続点が間隔を有し、データに遅延が生じる場合に
も、バス上でのデータ相互の衝突を防止することかでき
、従来に比し、信頬性を向上することができる。
第１図はこの発明の実施例を示す回路図、第２図は上記
実施例の各部の動作波形図、第３図は従来のドライバー
回路を示す図、第４図は従来例における各部の動作波形
図である。 図において、１ａ〜１ｃｍ・ゲート、２−・・ドライバ
・コントローラ、３ａ〜３ｃ−個別ドライバ・コントロ
ーラ、４ａ〜４ｂ・・・ゲート接続点、５−・クロック
ライン、ＢＵＳ・−・出力バス。 なお、図中、同一符号は同一または相当部分を示す。 ｔｔｂ険診’Ｎ Ｉ＆ｓＡオ
実施例の各部の動作波形図、第３図は従来のドライバー
回路を示す図、第４図は従来例における各部の動作波形
図である。 図において、１ａ〜１ｃｍ・ゲート、２−・・ドライバ
・コントローラ、３ａ〜３ｃ−個別ドライバ・コントロ
ーラ、４ａ〜４ｂ・・・ゲート接続点、５−・クロック
ライン、ＢＵＳ・−・出力バス。 なお、図中、同一符号は同一または相当部分を示す。 ｔｔｂ険診’Ｎ Ｉ＆ｓＡオ
Claims (1)
- 電子回路にデータを送るバスに該データを出力する複数
のゲート、該ゲートを制御するドライバ・コントローラ
を有し、上記ゲートの上記バスに対する出力接続点が間
隔を隔てて並ぶドライバー回路において、該バスに平行
して走るクロックラインを設けて該クロックライン上に
所定時間幅のクロックを載せ、該クロックを入力し上記
ドライバ・コントローラから許可を受けて上記クロック
の入力時に対応する上記ゲートを制御する個別ドライバ
・コントローラを設けたことを特徴とするドライバー回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221163A JPH0268645A (ja) | 1988-09-02 | 1988-09-02 | ドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221163A JPH0268645A (ja) | 1988-09-02 | 1988-09-02 | ドライバー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0268645A true JPH0268645A (ja) | 1990-03-08 |
Family
ID=16762460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221163A Pending JPH0268645A (ja) | 1988-09-02 | 1988-09-02 | ドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0268645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200115633A (ko) | 2018-03-27 | 2020-10-07 | 미쓰비시덴키 가부시키가이샤 | 전동기, 압축기, 송풍기, 및 냉동 공조 장치 |
| US11770033B2 (en) | 2018-06-27 | 2023-09-26 | Mitsubishi Electric Corporation | Electric motor, compressor, fan, and refrigerating and air conditioning apparatus |
-
1988
- 1988-09-02 JP JP63221163A patent/JPH0268645A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200115633A (ko) | 2018-03-27 | 2020-10-07 | 미쓰비시덴키 가부시키가이샤 | 전동기, 압축기, 송풍기, 및 냉동 공조 장치 |
| US11770033B2 (en) | 2018-06-27 | 2023-09-26 | Mitsubishi Electric Corporation | Electric motor, compressor, fan, and refrigerating and air conditioning apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0446435B2 (ja) | ||
| US4789926A (en) | Digital data processing arbitration system | |
| JPH03157030A (ja) | データ処理装置 | |
| JPS6019274A (ja) | 多重処理システムのための同期機構 | |
| US5117443A (en) | Method and apparatus for operating at fractional speeds in synchronous systems | |
| JPS6341918A (ja) | 集積回路クロックバスシステム | |
| JPS63228206A (ja) | クロツク分配方式 | |
| JPH0198313A (ja) | 同期化回路 | |
| JPH0268645A (ja) | ドライバー回路 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPH04306917A (ja) | クロック分配装置 | |
| JPH0287204A (ja) | プロセス入出力装置 | |
| JP2509632B2 (ja) | デ―タ入出力装置 | |
| EP0211119A1 (en) | Digital data processing arbitration system | |
| KR100231721B1 (ko) | 피억세스장치 공유용 버스애비터(Bus Abitor) | |
| JPS63147253A (ja) | 装置間データ転送方式 | |
| JPS5851456B2 (ja) | 遠方監視制御装置における多ル−ト制御方式 | |
| SU1457160A1 (ru) | Управл емый делитель частоты | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| JPH0258454A (ja) | シリアル転送方式 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPS62285122A (ja) | クロツクパルス発生回路 | |
| JPS6168620A (ja) | リセツト制御装置 | |
| JPH05127774A (ja) | 半導体集積回路 | |
| JPS63296117A (ja) | クロック制御方式 |