JPS63296117A - クロック制御方式 - Google Patents
クロック制御方式Info
- Publication number
- JPS63296117A JPS63296117A JP62132196A JP13219687A JPS63296117A JP S63296117 A JPS63296117 A JP S63296117A JP 62132196 A JP62132196 A JP 62132196A JP 13219687 A JP13219687 A JP 13219687A JP S63296117 A JPS63296117 A JP S63296117A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- frequency
- integrated circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック制御方式に関し、特に半導体集積回路
に煮けるクロック制御方式に関する。
に煮けるクロック制御方式に関する。
従来、この種の半導体集積回路に適用されるクロック制
御方式においては、半導体集積回路の内部ゲートを駆動
するクロック信号は、前記半導体集積回路に対して外部
から入力されるが、または、半導体集積回路に内蔵され
ている発振回路の出力を駆動用クロック信号としている
のが一般である。
御方式においては、半導体集積回路の内部ゲートを駆動
するクロック信号は、前記半導体集積回路に対して外部
から入力されるが、または、半導体集積回路に内蔵され
ている発振回路の出力を駆動用クロック信号としている
のが一般である。
上述した従来のクロック制御方式においては、外部から
入力されるクロック信号、または内蔵される発振回路の
特性によりクロツクの周期が決定される。このため、半
導体集積回路の周囲環境が変化すると、半導体集積回路
内部において、前記クロック信号により駆動されるゲー
トの遅延時間が変化し、半導体集積回路において誤動作
が引起されるという欠点がある。
入力されるクロック信号、または内蔵される発振回路の
特性によりクロツクの周期が決定される。このため、半
導体集積回路の周囲環境が変化すると、半導体集積回路
内部において、前記クロック信号により駆動されるゲー
トの遅延時間が変化し、半導体集積回路において誤動作
が引起されるという欠点がある。
本発明のクロック制御方式は、クロック信号により内部
ゲートを駆動する半導体集積回路において、前記クロッ
ク信号を分周して複数の分周信号を出力する分周回路と
、前記半導体集積回路の周囲温度を検出して所定の検出
信号を出力する温度検出回路と、前記検出信号を介して
、前記複数の分周信号の内より一つの分周信号を選択し
てクロック信号として出力する選択制御回路とを備えて
構成される。
ゲートを駆動する半導体集積回路において、前記クロッ
ク信号を分周して複数の分周信号を出力する分周回路と
、前記半導体集積回路の周囲温度を検出して所定の検出
信号を出力する温度検出回路と、前記検出信号を介して
、前記複数の分周信号の内より一つの分周信号を選択し
てクロック信号として出力する選択制御回路とを備えて
構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図に示されるように、本実施例は、分周回路１と、
選択制御回路２と、温度検出回路３と、を備えて構成さ
れ、半導体集積回路内部の内部ゲートに対応している。
選択制御回路２と、温度検出回路３と、を備えて構成さ
れ、半導体集積回路内部の内部ゲートに対応している。
言うまでもなく、分周回路１、選択制御回路２、温度検
出回路３および内部ゲート４は、半導体集積回路そのも
のを形成している。
出回路３および内部ゲート４は、半導体集積回路そのも
のを形成している。
第１図において、端子５１から入力されるクロック信号
１０１は分周回路１に入力されて分周され、分周された
分周信号１０２〉よび１０３は、共にＪ、ｔＬ’！’Ｊ
ｆｔＪ’！回路２に送られる。温度検出回路８は、半導
体集積回路の周囲温度を検出する機能を有し、前記周囲
温度に対応する検出信号１０４が出力されて、選択制御
回路２１Ｃ入力されている。
１０１は分周回路１に入力されて分周され、分周された
分周信号１０２〉よび１０３は、共にＪ、ｔＬ’！’Ｊ
ｆｔＪ’！回路２に送られる。温度検出回路８は、半導
体集積回路の周囲温度を検出する機能を有し、前記周囲
温度に対応する検出信号１０４が出力されて、選択制御
回路２１Ｃ入力されている。
選択制御回路２においては、検出信号１０４により制御
されて、分周回路１から入力される分周信号１０２およ
び１０３のいずれかが選択されてクロック信号１０５と
して出力され、半導体集積回路の内部ゲート４に送られ
る。
されて、分周回路１から入力される分周信号１０２およ
び１０３のいずれかが選択されてクロック信号１０５と
して出力され、半導体集積回路の内部ゲート４に送られ
る。
第２図（ａ） ｅ （ｂ） ＃ （Ｃ） 、 （ｄ）お
よび（ｅ）は、それぞれ、半導体集積回路の周囲温度変
化、温度検出回路３から出力される検出信号１０４、分
周回路１から出力される分周信号１０２および１０３、
および選択制御回路２から出力されるクロック信号１０
５を示している。
よび（ｅ）は、それぞれ、半導体集積回路の周囲温度変
化、温度検出回路３から出力される検出信号１０４、分
周回路１から出力される分周信号１０２および１０３、
および選択制御回路２から出力されるクロック信号１０
５を示している。
第２図（ａ） Ｋ示されるように１時間ｔの時点におい
て、温度があらかじめ設定されている変化範囲を越えた
ものとすると、前記ｔの時点までは、温度検出回路３か
ら出力される検出信号１０４はｔ″レベル状態にあるた
め、選択制御回路２においてクロック信号１０５として
選択されている分周信号は、第２図（Ｃ）ＩＣ示される
分周信号１０２である。しかし、ｔの時点においては、
検出信号１０４は第２図（ｂ）Ｋ示されるように’Ｈ−
レベルに転移し、この結果、選択制御回路２（Ｃおいて
、第２図（ｄ）に示される分周信号１０３が選択されて
、内部ゲート４に対する駆動用のクロック信号として出
力される。
て、温度があらかじめ設定されている変化範囲を越えた
ものとすると、前記ｔの時点までは、温度検出回路３か
ら出力される検出信号１０４はｔ″レベル状態にあるた
め、選択制御回路２においてクロック信号１０５として
選択されている分周信号は、第２図（Ｃ）ＩＣ示される
分周信号１０２である。しかし、ｔの時点においては、
検出信号１０４は第２図（ｂ）Ｋ示されるように’Ｈ−
レベルに転移し、この結果、選択制御回路２（Ｃおいて
、第２図（ｄ）に示される分周信号１０３が選択されて
、内部ゲート４に対する駆動用のクロック信号として出
力される。
上述したように、半導体集積回路の周囲温度変化に対応
して、半導体集積回路の内部ゲートを駆動するためのク
ロック信号の周期が制御調整される。なお、本実施例に
おいては、分周回路１から出力される分周信号が１０２
と１０３の二種類の場合について説明したが、一般的に
は、分周回路ｌから出力される分周信号が二種類以上の
多数の場合についても、有効に作用することは言うまで
もない。
して、半導体集積回路の内部ゲートを駆動するためのク
ロック信号の周期が制御調整される。なお、本実施例に
おいては、分周回路１から出力される分周信号が１０２
と１０３の二種類の場合について説明したが、一般的に
は、分周回路ｌから出力される分周信号が二種類以上の
多数の場合についても、有効に作用することは言うまで
もない。
以上説明したように、本発明は半導体集積回路に適用さ
れるクロック制御方式に適用されて、半導体集積回路の
周囲温度変化に対応して、前記半導体集積回路の内部ゲ
ー稈＼駆動するクロック信号の周期を可変とすることに
より、半導体集積回路の内部ゲートにおける遅延時間の
変動にともなう誤動作を防止することができるという効
果がある。
れるクロック制御方式に適用されて、半導体集積回路の
周囲温度変化に対応して、前記半導体集積回路の内部ゲ
ー稈＼駆動するクロック信号の周期を可変とすることに
より、半導体集積回路の内部ゲートにおける遅延時間の
変動にともなう誤動作を防止することができるという効
果がある。
第１図は大発明の一実施例の回路図、第２図（ａ）、Ｃ
ｂ） 、 （Ｃ） 、 （ｄ）および（ｅ）は、それぞ
れ温度変化、検出信号、二種類の分周信号およびクロッ
ク信号を示すタイミング図である。 図において、１・・・・・・分周回路、２・・・−・・
選択制御回路、３・・・・・一温度検出回路、４・・・
・・・内部ゲート。
ｂ） 、 （Ｃ） 、 （ｄ）および（ｅ）は、それぞ
れ温度変化、検出信号、二種類の分周信号およびクロッ
ク信号を示すタイミング図である。 図において、１・・・・・・分周回路、２・・・−・・
選択制御回路、３・・・・・一温度検出回路、４・・・
・・・内部ゲート。
Claims (1)
- クロック信号により内部ゲートを駆動する半導体集積回
路において、前記クロック信号を分周して複数の分周信
号を出力する分周回路と、前記半導体集積回路の周囲温
度を検出して所定の検出信号を出力する温度検出回路と
、前記検出信号を介して、前記複数の分周信号の内より
一つの分周信号を選択してクロック信号として出力する
選択制御回路と、を備えることを特徴とするクロック制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132196A JPS63296117A (ja) | 1987-05-27 | 1987-05-27 | クロック制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132196A JPS63296117A (ja) | 1987-05-27 | 1987-05-27 | クロック制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63296117A true JPS63296117A (ja) | 1988-12-02 |
Family
ID=15075644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132196A Pending JPS63296117A (ja) | 1987-05-27 | 1987-05-27 | クロック制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63296117A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
-
1987
- 1987-05-27 JP JP62132196A patent/JPS63296117A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148589B2 (en) | 1994-03-28 | 2006-12-12 | Kabushiki Kaisha Toshiba | Method and apparatus for controlling internal heat generating circuit |
| US6463396B1 (en) | 1994-05-31 | 2002-10-08 | Kabushiki Kaisha Toshiba | Apparatus for controlling internal heat generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970024134A (ko) | 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals) | |
| US4011516A (en) | Frequency correction arrangement | |
| US7256761B2 (en) | Scanner integrated circuit | |
| KR960005555A (ko) | 위상비교회로 및 피엘엘(pll)회로 | |
| JPS62245814A (ja) | パルス回路 | |
| US5327404A (en) | On-chip frequency trimming method for real-time clock | |
| US4043109A (en) | Electronic timepiece | |
| JPS63296117A (ja) | クロック制御方式 | |
| US5298799A (en) | Single-shot circuit with fast reset | |
| US5801566A (en) | System clock generating circuit for a semiconductor device | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| SU1451655A2 (ru) | Устройство дл задани соотношени скоростей | |
| KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
| KR0182956B1 (ko) | 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치 | |
| US5854798A (en) | Multirate generator and multirate generating method | |
| SU1520514A2 (ru) | Генератор случайного процесса | |
| JPH0481123A (ja) | パルス発生回路 | |
| KR0169363B1 (ko) | 2포트 소스 드라이버 집적회로 구동을 위한 주파수 2분주 회로 | |
| JPS61267991A (ja) | 半導体記憶装置 | |
| JPH0267613A (ja) | クロック信号発生回路 | |
| SU1624678A1 (ru) | Формирователь последовательности пр моугольных импульсов | |
| JPS57147703A (en) | Input and output controller | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JPH03121612A (ja) | 入力パルスコントロール回路 | |
| JPS6416013A (en) | Clock distribution circuit |