JPH0267029A - デジタルデータ伝送装置 - Google Patents
デジタルデータ伝送装置Info
- Publication number
- JPH0267029A JPH0267029A JP21897988A JP21897988A JPH0267029A JP H0267029 A JPH0267029 A JP H0267029A JP 21897988 A JP21897988 A JP 21897988A JP 21897988 A JP21897988 A JP 21897988A JP H0267029 A JPH0267029 A JP H0267029A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter circuit
- time slot
- control circuit
- channel part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 12
- 230000002159 abnormal effect Effects 0.000 claims abstract description 7
- 230000005856 abnormality Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個のチャンネル部とそれらを制御する共
通部とから成るデジタル伝送装置に利用する。特に、チ
ャンネル制御手段に関する。
通部とから成るデジタル伝送装置に利用する。特に、チ
ャンネル制御手段に関する。
本発明は、入力信号のそれぞれを制御回路のデータに基
づき指定のタイムスロットに割付けるコンバータ回路を
有するデジタルデータ伝送装置において、 制御回路の不調時にコンバータ回路を伝送路から切離す
ことにより、 タイムスロットへの異常割付けによる障害を防止するこ
とができるようにしたものである。
づき指定のタイムスロットに割付けるコンバータ回路を
有するデジタルデータ伝送装置において、 制御回路の不調時にコンバータ回路を伝送路から切離す
ことにより、 タイムスロットへの異常割付けによる障害を防止するこ
とができるようにしたものである。
従来例では、第２図に示すように、共通制御回路３０１
′からの制御信号を人力した制御回路１０３および２０
３ はコンバータ回路１０１および２０１への入力信号
のタイムスロットを指定するデータを生成する。コンバ
ータ回路１０１および２０１の出力は共通線１０に与え
られたインタフェース回路３０２を経由してデジタル伝
送路４０に送出される。
′からの制御信号を人力した制御回路１０３および２０
３ はコンバータ回路１０１および２０１への入力信号
のタイムスロットを指定するデータを生成する。コンバ
ータ回路１０１および２０１の出力は共通線１０に与え
られたインタフェース回路３０２を経由してデジタル伝
送路４０に送出される。
しかし、このような従来例では、制御回路が異常動作し
て入力信号が所定のタイムスロットに正確に割付けられ
なくてもデジタル伝送路に送出される欠点があった。
て入力信号が所定のタイムスロットに正確に割付けられ
なくてもデジタル伝送路に送出される欠点があった。
本発明はこのような欠点を除去するもので、タイムスロ
ットへの異常割付けによる障害を防止することができる
デジタルデータ伝送装置を提供することを目的とする。
ットへの異常割付けによる障害を防止することができる
デジタルデータ伝送装置を提供することを目的とする。
本発明は、複数個の入力信号が到来する端子と、この端
子を経由する入力信号のひとつを指定されたタイムスロ
ットに割付けた信号を生成するコンバータ回路およびタ
イムスロットを指定するデータをこのコンバータ回路に
与える制御回路を有するチャンネル部の複数個とを備え
たデジタルデータ伝送装置において、上記チャンネル部
のそれぞれは、上記コンバータ回路の出力に接続され、
自チャンネル部の制御回路の異常時に自チャンネル部の
コンバータ回路で生成された信号の通過を禁止するスイ
ッチ回路を備えたことを特徴とする。
子を経由する入力信号のひとつを指定されたタイムスロ
ットに割付けた信号を生成するコンバータ回路およびタ
イムスロットを指定するデータをこのコンバータ回路に
与える制御回路を有するチャンネル部の複数個とを備え
たデジタルデータ伝送装置において、上記チャンネル部
のそれぞれは、上記コンバータ回路の出力に接続され、
自チャンネル部の制御回路の異常時に自チャンネル部の
コンバータ回路で生成された信号の通過を禁止するスイ
ッチ回路を備えたことを特徴とする。
コンバータ回路が、制御回路からのデータに基づき入力
信号を指定のタイムスロットに出力する。
信号を指定のタイムスロットに出力する。
このコンバータ回路の出力はスイッチ回路を経由してデ
ジタル伝送路に送出される。ところで、制御回路が正常
に動作しているときはスイッチ回路は閉路しているが、
異常時には開路状態になる。
ジタル伝送路に送出される。ところで、制御回路が正常
に動作しているときはスイッチ回路は閉路しているが、
異常時には開路状態になる。
以下、本発明の一実施例を図面に基づき説明する。第１
図はこの実施例の構成を示すブロック構成図である。
図はこの実施例の構成を示すブロック構成図である。
この実施例は、第１図に示すように、タイムスロットデ
ータ１３０で指定されるタイムスロットに入力信号１１
０を出力するコンバータ回路１０１１コンバータ回路１
０１の出力１２０を人力し、共通制御回路３０１からの
スイッチ制御信号２０に応じて共通線１０に出力るすス
イッチ回路１０２および共通制御回路３０１からの制御
信号３０を人力し、タイムスロットデータ１３０を出力
する制御回路１０３を有するチャンネル部１００ と、
このチャンネル部１００ と同一構成のチャンネル部２
００ と、複数個のチャンネル部に対してスイッチ制御
信号と制御信号とを出力する共通制御回路３０１および
複数個のチャンネル部のスイッチ回路の出力をデジタル
伝送路４０に接続するインタフェース回路３０２を有す
る共通部３００ とを備える。すなわち、この実施例は
、複数個の入力信号が到来する端子である入力端子４０
０と、この端子４００を経由する入力信号のひとつを指
定されたタイムスロットに割付けた信号を生成するコン
バータ回路１０１およびタイムスロットを指定するデー
タを生成し、このコンバータ回路１０１に与える制御回
路１０３を有するチャンネル部１００およびチャンネル
部１００ と同じ構成のチャンネル部２００ とを備え
、チャンネル部１００のそれぞれは、さらに、コンバー
タ回路１０１の出力に接続され、自チャンネル部の制御
回路１０３の異常時に自チャンネル部のコンバータ回路
で生成した信号の通過を禁止するスイッチ回路１０２を
備える。
ータ１３０で指定されるタイムスロットに入力信号１１
０を出力するコンバータ回路１０１１コンバータ回路１
０１の出力１２０を人力し、共通制御回路３０１からの
スイッチ制御信号２０に応じて共通線１０に出力るすス
イッチ回路１０２および共通制御回路３０１からの制御
信号３０を人力し、タイムスロットデータ１３０を出力
する制御回路１０３を有するチャンネル部１００ と、
このチャンネル部１００ と同一構成のチャンネル部２
００ と、複数個のチャンネル部に対してスイッチ制御
信号と制御信号とを出力する共通制御回路３０１および
複数個のチャンネル部のスイッチ回路の出力をデジタル
伝送路４０に接続するインタフェース回路３０２を有す
る共通部３００ とを備える。すなわち、この実施例は
、複数個の入力信号が到来する端子である入力端子４０
０と、この端子４００を経由する入力信号のひとつを指
定されたタイムスロットに割付けた信号を生成するコン
バータ回路１０１およびタイムスロットを指定するデー
タを生成し、このコンバータ回路１０１に与える制御回
路１０３を有するチャンネル部１００およびチャンネル
部１００ と同じ構成のチャンネル部２００ とを備え
、チャンネル部１００のそれぞれは、さらに、コンバー
タ回路１０１の出力に接続され、自チャンネル部の制御
回路１０３の異常時に自チャンネル部のコンバータ回路
で生成した信号の通過を禁止するスイッチ回路１０２を
備える。
次に、この実施例の動作を説明する。
まず、チャンネル部１００が実装された場合を説明する
。共通制御回路３０１は制御信号３０を介してチャンネ
ル部１００の制御回路１０３を常に監視している。チャ
ンネル部１００が実装される以前は共通制御部３０１は
実装されてないことを認識し、スイッチ制御信号２０を
スイッチ回路１０２が開路状態になるように設定する。
。共通制御回路３０１は制御信号３０を介してチャンネ
ル部１００の制御回路１０３を常に監視している。チャ
ンネル部１００が実装される以前は共通制御部３０１は
実装されてないことを認識し、スイッチ制御信号２０を
スイッチ回路１０２が開路状態になるように設定する。
チャンネル部１００が実装されると、共通制御部３０１
は実装を認識し、タイムスロットデータ１３０をコンバ
ータ部１０１に設定するために制御信号３０を用いて制
御回路１０３ と通信を行う。正常なデータが制御回路
１０３に設定されると、共通制御部３０１はスイッチ制
御信号２０を制御してスイッチ回路１０２を閉路状態に
する。これによって入力信号１１０は共通線１０の正し
いタイムスロット位置に出力される。また、正常なデー
タが制御回路１０３に伝送されない異常時には、共通制
御部３０１によってスイッチ回路１０２０開路状態を継
続させる。
は実装を認識し、タイムスロットデータ１３０をコンバ
ータ部１０１に設定するために制御信号３０を用いて制
御回路１０３ と通信を行う。正常なデータが制御回路
１０３に設定されると、共通制御部３０１はスイッチ制
御信号２０を制御してスイッチ回路１０２を閉路状態に
する。これによって入力信号１１０は共通線１０の正し
いタイムスロット位置に出力される。また、正常なデー
タが制御回路１０３に伝送されない異常時には、共通制
御部３０１によってスイッチ回路１０２０開路状態を継
続させる。
また、制御回路１０３の異常が発見された場合に、共通
制御回路３０１は常に制御信号３０を介して監視をして
いるので、共通制御部３０１ はスイッチ回路１０２を
開路状態にするようにスイッチ制御信号２０を制御する
。
制御回路３０１は常に制御信号３０を介して監視をして
いるので、共通制御部３０１ はスイッチ回路１０２を
開路状態にするようにスイッチ制御信号２０を制御する
。
また、この制御は、チャンネル部２００および複数個の
チャンネル部が存在しても、共通制御部３０１の制御信
号とスイッチ制御信号とを拡張することによって実現で
きる。
チャンネル部が存在しても、共通制御部３０１の制御信
号とスイッチ制御信号とを拡張することによって実現で
きる。
本発明は、以上説明したように、チャンネル部が正常に
動作した場合に共通線に接続されているスイッチ回路を
動作させ、異常時には動作させないので、タイムスロッ
トの異常割付けによる外部への障害波及を防止できる効
果がある。
動作した場合に共通線に接続されているスイッチ回路を
動作させ、異常時には動作させないので、タイムスロッ
トの異常割付けによる外部への障害波及を防止できる効
果がある。
１０・・・共通線、２０．２１・・・スイッチ制御信号
、３０．３１・・・制御信号、４０・・・デジタル伝送
路、１００・・・チャンネルＬ １０１・・・コンバー
タ回路、１０２・・・スイッチ回路、１０３・・・制御
回路、１１０・・・入力信号、１２０・・・コンバータ
回路出力、１３０・・・タイムスロットデータ、２００
・・・チャンネル部、３００・・・共通部、３０１．３
０１′・・・共通制御回路、３０２・・・インタフェー
ス回路、４００・・・入力端子。
、３０．３１・・・制御信号、４０・・・デジタル伝送
路、１００・・・チャンネルＬ １０１・・・コンバー
タ回路、１０２・・・スイッチ回路、１０３・・・制御
回路、１１０・・・入力信号、１２０・・・コンバータ
回路出力、１３０・・・タイムスロットデータ、２００
・・・チャンネル部、３００・・・共通部、３０１．３
０１′・・・共通制御回路、３０２・・・インタフェー
ス回路、４００・・・入力端子。
Claims (1)
- 【特許請求の範囲】 １、複数個の入力信号が到来する端子と、 この端子を経由する入力信号のひとつを指定されたタイ
ムスロットに割付けた信号を生成するコンバータ回路お
よびタイムスロットを指定するデータをこのコンバータ
回路に与える制御回路を有するチャンネル部の複数個と を備えたデジタルデータ伝送装置において、上記チャン
ネル部のそれぞれは、上記コンバータ回路の出力に接続
され、自チャンネル部の制御回路の異常時に自チャンネ
ル部のコンバータ回路で生成された信号の通過を禁止す
るスイッチ回路を備えたことを特徴とするデジタルデー
タ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21897988A JPH0683167B2 (ja) | 1988-08-31 | 1988-08-31 | デジタルデータ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21897988A JPH0683167B2 (ja) | 1988-08-31 | 1988-08-31 | デジタルデータ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0267029A true JPH0267029A (ja) | 1990-03-07 |
| JPH0683167B2 JPH0683167B2 (ja) | 1994-10-19 |
Family
ID=16728364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21897988A Expired - Fee Related JPH0683167B2 (ja) | 1988-08-31 | 1988-08-31 | デジタルデータ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683167B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828367A (en) * | 1993-10-21 | 1998-10-27 | Rohm Co., Ltd. | Display arrangement |
| JP2008111280A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Constr Mach Co Ltd | 浚渫船 |
-
1988
- 1988-08-31 JP JP21897988A patent/JPH0683167B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828367A (en) * | 1993-10-21 | 1998-10-27 | Rohm Co., Ltd. | Display arrangement |
| JP2008111280A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Constr Mach Co Ltd | 浚渫船 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683167B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506833A (en) | PCA transmission apparatus and PCA transmission method | |
| US5357491A (en) | Clock selection control device | |
| JPH0267029A (ja) | デジタルデータ伝送装置 | |
| KR930007132A (ko) | 통합 콘트롤 시스템 및 방법 | |
| JPH04233603A (ja) | ロボットの作動のための同意信号の伝達方法 | |
| US20050200394A1 (en) | Systems and methods for providing distributed control signal redundancy among electronic circuits | |
| US4541121A (en) | Changeover device for selecting one modulator out of two and connecting it into a transmitter | |
| JP2847388B2 (ja) | データ伝送路の保護装置 | |
| JPH0143321B2 (ja) | ||
| JP3215543B2 (ja) | 天井扇風機の制御装置 | |
| JP2697395B2 (ja) | 伝送路切替装置 | |
| JPH0569332B2 (ja) | ||
| JPS63175906A (ja) | 電源監視回路付マルチチツプハイブリツドｉｃ | |
| RU1795461C (ru) | Трехканальное мажоритарно-резервированное устройство | |
| SU1290463A1 (ru) | Устройство дл управлени @ -фазным преобразователем | |
| JPH06104794A (ja) | 冗長構成を有する伝送システムの切替回路 | |
| SU1702434A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
| SU857955A1 (ru) | Стабилизированна система питани | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPS58100594A (ja) | 制御装置のリモ−ト出力サプレス装置 | |
| JPH06132920A (ja) | 冗長構成を有する伝送装置の切替回路 | |
| JPH08202477A (ja) | デジタル入出力装置 | |
| JPH04137834A (ja) | 予備回路自己監視装置 | |
| JPH04292047A (ja) | ループ試験回路 | |
| JPS6169241A (ja) | 回線じよう乱対策付き通信制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |