JPH0266657A - メモリ用選択制御装置 - Google Patents
メモリ用選択制御装置Info
- Publication number
- JPH0266657A JPH0266657A JP63217965A JP21796588A JPH0266657A JP H0266657 A JPH0266657 A JP H0266657A JP 63217965 A JP63217965 A JP 63217965A JP 21796588 A JP21796588 A JP 21796588A JP H0266657 A JPH0266657 A JP H0266657A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- selection control
- input
- memories
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 47
- 230000006870 function Effects 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ用選択制御装置に係り、と(に複数の
メモリ装置を複数の入出力チャンネルが選択使用するシ
ステムに好適なメモリ用選択制御装置に関する。
メモリ装置を複数の入出力チャンネルが選択使用するシ
ステムに好適なメモリ用選択制御装置に関する。
〔従来の技術]
中型もしくは大型の記憶サブシステムとしてのメモリ用
選択制御装置は、二つのアクセスポートを備えた複数の
メモリ装置を選択制御対象物として構成されている。そ
して、メモリ用選択制御装置は、複数の入出力チャンネ
ルの−又は二以上を、選択制御手段及びメモリ切替手段
を介して必要とする複数のメモリ装置に各別に接続する
ように構成されている。
選択制御装置は、二つのアクセスポートを備えた複数の
メモリ装置を選択制御対象物として構成されている。そ
して、メモリ用選択制御装置は、複数の入出力チャンネ
ルの−又は二以上を、選択制御手段及びメモリ切替手段
を介して必要とする複数のメモリ装置に各別に接続する
ように構成されている。
一方、この場合、入出力チャンネルの入力端に外部に配
設された中央処理装置がメモリ装置に対して入出力命令
を実行すると、この入出力命令が終了するまでの間、メ
モリ装置は一時的な使用状態となる。このため、選択制
御手段を経由して接続されている他の中央処理装置から
のアクセスに対し、使用中であることの報告が成される
。この報告は、メモリ切替手段が備えている排他制御機
能により実行されるようになっている。
設された中央処理装置がメモリ装置に対して入出力命令
を実行すると、この入出力命令が終了するまでの間、メ
モリ装置は一時的な使用状態となる。このため、選択制
御手段を経由して接続されている他の中央処理装置から
のアクセスに対し、使用中であることの報告が成される
。この報告は、メモリ切替手段が備えている排他制御機
能により実行されるようになっている。
しかしながら、上記従来例にあっては、入出力命令の実
行中に選択制御手段又はメモリ切替手段に障害が発生し
、これによって前述したメモリ切替手段の排他制御機能
が不能になると、メモリ装置の一時的な使用中断状況を
解除する時期が全くなくなる。このため、動作可能なア
クセスバスがあっても、メモリ装置を使用することがで
きなくなるという欠点があった。
行中に選択制御手段又はメモリ切替手段に障害が発生し
、これによって前述したメモリ切替手段の排他制御機能
が不能になると、メモリ装置の一時的な使用中断状況を
解除する時期が全くなくなる。このため、動作可能なア
クセスバスがあっても、メモリ装置を使用することがで
きなくなるという欠点があった。
本発明の目的は、かかる従来例の有する不都合を改善し
、特に選択制御手段又はメモリ切替手段に生じる一時的
な障害の発生に際しても、これら障害の発生に係るメモ
リ装置を有効に解除して他の動作可能なアクセスバスに
対応せしめることのできるメモリ用選択制御装置を提供
することにある。
、特に選択制御手段又はメモリ切替手段に生じる一時的
な障害の発生に際しても、これら障害の発生に係るメモ
リ装置を有効に解除して他の動作可能なアクセスバスに
対応せしめることのできるメモリ用選択制御装置を提供
することにある。
そこで、本発明では、複数のメモリ装置のいずれかを選
択使用する二以上の入出力チャンネルと、この入出力チ
ャンネルを複数の組に分けるとともに、この複数組の入
出力チャンネルとメモリ装置との間に並列に装備された
二以上の使用状況設定手段とを備え、この各使用状況設
定手段をメモリ装置に対する選択制御手段及びメモリ切
替手段とにより構成するとともに、この二以上の各使用
状況設定手段が、相互に、一方が他方の使用状況を必要
に応じて解放する解放制御機能を備える、という構成を
採っている。これによって前述した目的を達成しようと
するものである。
択使用する二以上の入出力チャンネルと、この入出力チ
ャンネルを複数の組に分けるとともに、この複数組の入
出力チャンネルとメモリ装置との間に並列に装備された
二以上の使用状況設定手段とを備え、この各使用状況設
定手段をメモリ装置に対する選択制御手段及びメモリ切
替手段とにより構成するとともに、この二以上の各使用
状況設定手段が、相互に、一方が他方の使用状況を必要
に応じて解放する解放制御機能を備える、という構成を
採っている。これによって前述した目的を達成しようと
するものである。
以下、本発明の一実施例を、第1図に基づいて説明する
。
。
第1図の実施例は、複数のメモリ装置101゜102.
103.・・・・・・のいずれかを選択使用する二以上
の入出力チャンネル1,2,3.・・・・・・と、この
入出力チャンネル1,2,3.・・・・・・を複数の組
に分けるとともに、この複数組の入出力チャンネル1,
2,3.・・・・・・とメモリ装置101,102.1
03.・・・・・・との間に並列に装備された二つの使
用状況設定手段10.30とを備えている。
103.・・・・・・のいずれかを選択使用する二以上
の入出力チャンネル1,2,3.・・・・・・と、この
入出力チャンネル1,2,3.・・・・・・を複数の組
に分けるとともに、この複数組の入出力チャンネル1,
2,3.・・・・・・とメモリ装置101,102.1
03.・・・・・・との間に並列に装備された二つの使
用状況設定手段10.30とを備えている。
この各使用状況設定手段10.30は、第1図に示すよ
うにメモリ装置101,102,103゜・・・・・・
に対する選択制御手段11.31とメモリ切替手段12
.32とにより構成されている。また、使用状況設定手
段io、aoは、相互に、一方が他方の使用中状況を必
要に応じて解放する解放制御機能を備えた構成となって
いる。
うにメモリ装置101,102,103゜・・・・・・
に対する選択制御手段11.31とメモリ切替手段12
.32とにより構成されている。また、使用状況設定手
段io、aoは、相互に、一方が他方の使用中状況を必
要に応じて解放する解放制御機能を備えた構成となって
いる。
メモリ切替手段12.32は、選択制御手段11.31
が入出力チャンネル1,2,3.・・・・・・に対して
オンライン状態であるか否かを識別する機能を備えてい
る。このメモリ切替手段12.32は、メモリ装置10
1,102,103.・・・・・・を選択接続している
メモリ切替手段12.32相互間で、一方のメモリ切替
手段12又は32がオンライン状態であり、且つそのメ
モリ装置101゜102.103.・・・・・・を選択
接続している選択制御手段11又は31がオンライン状
態であるか否かを互いに識別し、これらの状況を選択制
御手段11又は31にそれぞれ報告する機能を備えてい
る。
が入出力チャンネル1,2,3.・・・・・・に対して
オンライン状態であるか否かを識別する機能を備えてい
る。このメモリ切替手段12.32は、メモリ装置10
1,102,103.・・・・・・を選択接続している
メモリ切替手段12.32相互間で、一方のメモリ切替
手段12又は32がオンライン状態であり、且つそのメ
モリ装置101゜102.103.・・・・・・を選択
接続している選択制御手段11又は31がオンライン状
態であるか否かを互いに識別し、これらの状況を選択制
御手段11又は31にそれぞれ報告する機能を備えてい
る。
これを更に詳述する。
入出力チャンネル1,2,3.・・・・・・は、中央処
理装置(図示せず)の指示により入出力命令を実行し、
その結果を中央処理装置に報告する。
理装置(図示せず)の指示により入出力命令を実行し、
その結果を中央処理装置に報告する。
単一の入出力命令は、チャンネルインターフェース51
上に出力される一連のチャンネルコマンド列により実現
される。このチャンネルコマンド列には、メモリ装置1
01,102,103.・・・・・・の内の目的の記憶
位置を特定し、その記憶位置と主記憶との間で情報のや
りとりを実行するチャンネルコマンドが含まれる。
上に出力される一連のチャンネルコマンド列により実現
される。このチャンネルコマンド列には、メモリ装置1
01,102,103.・・・・・・の内の目的の記憶
位置を特定し、その記憶位置と主記憶との間で情報のや
りとりを実行するチャンネルコマンドが含まれる。
単一の入出力命令が終結するまでの時間は、−般にメモ
リ装置101,102,103.・・・・・・の目的の
記憶位置を特定するに際して機械的な動作を伴うことか
ら、メモリ装置101が磁気ディスク装置の場合で数ミ
リ秒から数十ミリ秒程度、磁気テープ装置の場合で数秒
から数十秒程度を要する。この間、メモリ装W101に
は、入出力命令が実行された入出力チャンネルによる使
用中状況が設定される。
リ装置101,102,103.・・・・・・の目的の
記憶位置を特定するに際して機械的な動作を伴うことか
ら、メモリ装置101が磁気ディスク装置の場合で数ミ
リ秒から数十ミリ秒程度、磁気テープ装置の場合で数秒
から数十秒程度を要する。この間、メモリ装W101に
は、入出力命令が実行された入出力チャンネルによる使
用中状況が設定される。
チャンネルインターフェース上に出力されたチャンネル
コマンド列は、選択制御手段11.31に受は取られる
。選択制御手段11.31は、インターフェース信号群
60.61を用いてメモリ切替手段12.32及びこの
メモリ切替手段12゜32を介してメモリ装置101を
制御する。
コマンド列は、選択制御手段11.31に受は取られる
。選択制御手段11.31は、インターフェース信号群
60.61を用いてメモリ切替手段12.32及びこの
メモリ切替手段12゜32を介してメモリ装置101を
制御する。
メモリ切替手段12.32は、それぞれ制御回路12A
、32Aと、クロスコールメモリ12B。
、32Aと、クロスコールメモリ12B。
32Bと、アンド回路12C,32Cとを備えている。
そして、このメモリ切替手段12.32は、制御回路1
2A、32Aにより、クロスコールメモリ12B、32
Bのアクセス及び両メモリ切替手段12.32によるク
ロスコールメモリ12B。
2A、32Aにより、クロスコールメモリ12B、32
Bのアクセス及び両メモリ切替手段12.32によるク
ロスコールメモリ12B。
32Bへの排他アクセス制御が行われるようになってい
る。
る。
選択制御手段11.31は、自身が機能動作可能状態で
あることを、選択制御手段オンライン信号70.71に
よりメモリ切替手段12.32に出力している。制御手
段オンライン信号70.71は、選択制御手段11.3
1の電源「断」1人為的「リセット」によっても、リセ
ットされる信号である。
あることを、選択制御手段オンライン信号70.71に
よりメモリ切替手段12.32に出力している。制御手
段オンライン信号70.71は、選択制御手段11.3
1の電源「断」1人為的「リセット」によっても、リセ
ットされる信号である。
メモリ切替手段12.32は、選択制御手段オンライン
信号70.71とメモリ切替手段12゜32自身のオン
ライン状態を示す信号をアンド回路12C,32Cで論
理積をとり、アクセスルートオンライン信号80.81
を互いに他方のメモリ切替手段12.32に出力する。
信号70.71とメモリ切替手段12゜32自身のオン
ライン状態を示す信号をアンド回路12C,32Cで論
理積をとり、アクセスルートオンライン信号80.81
を互いに他方のメモリ切替手段12.32に出力する。
この信号80゜81は、制御回路12A、32Aを介し
て選択制御手段11.31から識別できる。即ち、一方
の選択制御手段11又は31は、他方の選択制御手段3
1又は11の系が機能動作可能であるか否かを識別でき
る。
て選択制御手段11.31から識別できる。即ち、一方
の選択制御手段11又は31は、他方の選択制御手段3
1又は11の系が機能動作可能であるか否かを識別でき
る。
クロスコールメモリ12B、32Bは、書き込み時には
両方のクロスコールメモリ12B、32Bの内容が更新
されるメモリであり、両アクセスルートが機能動作中は
、両クロスコールメモリ12B、32Bの内容は一致し
ている。クロスコールメモリ12B、32Bの内部には
、接続可能なメモリ装置101,102,103.・・
・・・・毎にこのメモリ装置の使用中状況を管理するテ
ーブルが用意されている。このテーブルは、制御回路1
2A、32Aを介して選択制御手段11.31からの参
照、更新が可能となっている。選択制御手段11.31
は、入出力チャンネル1.2,3.・・・・・・からの
メモリ装置101,102.・・・・・・へのアクセス
要求に対してメモリ装W101,102゜・・・・・・
が他の入出力チャンネル1,2.3.・・・・・・によ
り使用中であることを報告したとき、当該メモリ装置を
使用中である入出力チャンネル1,2゜3、・・・・・
・のいずれかと接続している系のアクセスルートオンラ
イン信号80.81を調査して光信号80.81が機能
動作可能状態を示していないとき、少なくとも使用中で
あることを報告した入出力チャンネルによるメモリ装置
101,102゜・・・・・・へのアクセスが許可され
るように「使用中状況を管理するテーブルを使用中であ
ることを報告した系の選択制御手段11又は31」が更
新する。
両方のクロスコールメモリ12B、32Bの内容が更新
されるメモリであり、両アクセスルートが機能動作中は
、両クロスコールメモリ12B、32Bの内容は一致し
ている。クロスコールメモリ12B、32Bの内部には
、接続可能なメモリ装置101,102,103.・・
・・・・毎にこのメモリ装置の使用中状況を管理するテ
ーブルが用意されている。このテーブルは、制御回路1
2A、32Aを介して選択制御手段11.31からの参
照、更新が可能となっている。選択制御手段11.31
は、入出力チャンネル1.2,3.・・・・・・からの
メモリ装置101,102.・・・・・・へのアクセス
要求に対してメモリ装W101,102゜・・・・・・
が他の入出力チャンネル1,2.3.・・・・・・によ
り使用中であることを報告したとき、当該メモリ装置を
使用中である入出力チャンネル1,2゜3、・・・・・
・のいずれかと接続している系のアクセスルートオンラ
イン信号80.81を調査して光信号80.81が機能
動作可能状態を示していないとき、少なくとも使用中で
あることを報告した入出力チャンネルによるメモリ装置
101,102゜・・・・・・へのアクセスが許可され
るように「使用中状況を管理するテーブルを使用中であ
ることを報告した系の選択制御手段11又は31」が更
新する。
以上のように、本発明によると、入出力命令の実行中に
選択制御手段又はメモリ切替手段等に障害が発生してそ
れまで使用中であったメモリ装置の解除が不能となった
場合であっても、他の使用状況設定手段の作用によって
極く容易にこれを解除することが可能となり、これがた
め、入出力チャンネルに連結されている。
選択制御手段又はメモリ切替手段等に障害が発生してそ
れまで使用中であったメモリ装置の解除が不能となった
場合であっても、他の使用状況設定手段の作用によって
極く容易にこれを解除することが可能となり、これがた
め、入出力チャンネルに連結されている。
中央処理装置が実行する代替バスを使用した入出力命令
の再試行を正常に処理することが可能となるという従来
にない優れたメモリ用選択制御装置を提供することがで
きる。
の再試行を正常に処理することが可能となるという従来
にない優れたメモリ用選択制御装置を提供することがで
きる。
第1図は本発明の一実施例を示すブロック図である。
1.2,3.〜・・・・・・入出力チャンネル、10゜
30・・・・・・使用状況設定手段、11.31・・・
・・・選択制御手段、12.32・・・・・・メモリ切
替手段、101.102,103.〜・・・・・・メモ
リ装置。
30・・・・・・使用状況設定手段、11.31・・・
・・・選択制御手段、12.32・・・・・・メモリ切
替手段、101.102,103.〜・・・・・・メモ
リ装置。
Claims (1)
- (1)、複数のメモリ装置のいずれかを選択使用する二
以上の入出力チャンネルと、この入出力チャンネルを複
数の組に分けるとともに、この複数組の入出力チャンネ
ルと前記メモリ装置との間に並列に装備された二以上の
使用状況設定手段とを備え、 この各使用状況設定手段をメモリ装置に対する選択制御
手段及びメモリ切替手段とにより構成するとともに、こ
の二以上の各使用状況設定手段が、相互に、一方が他方
の使用状況を必要に応じて解放する解放制御機能を備え
ていることを特徴とするメモリ用選択制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217965A JPH0266657A (ja) | 1988-08-31 | 1988-08-31 | メモリ用選択制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217965A JPH0266657A (ja) | 1988-08-31 | 1988-08-31 | メモリ用選択制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0266657A true JPH0266657A (ja) | 1990-03-06 |
Family
ID=16712506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63217965A Pending JPH0266657A (ja) | 1988-08-31 | 1988-08-31 | メモリ用選択制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0266657A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01288945A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | エラー回復制御装置 |
-
1988
- 1988-08-31 JP JP63217965A patent/JPH0266657A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01288945A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | エラー回復制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2505928B2 (ja) | フォ―ルト・トレラント・システムのためのチェックポイント機構 | |
JP2000305856A (ja) | ディスクサブシステム及びこれらの統合システム | |
JPS5864502A (ja) | プラント分散制御方法 | |
JPH0266657A (ja) | メモリ用選択制御装置 | |
JP2504836B2 (ja) | 情報処理システム | |
JPH05204689A (ja) | 制御装置 | |
JPS5856142A (ja) | デイスプレイ・コントロ−ル・システム | |
JP2682707B2 (ja) | プログラマブル制御装置 | |
JPS5674701A (en) | Double system switching decision apparatus of process computer | |
JPS6113627B2 (ja) | ||
JPH05233479A (ja) | パネル監視方式 | |
JPS5920128B2 (ja) | 入出力制御装置 | |
JPS58201158A (ja) | デ−タ保存処理システム | |
JPS63294153A (ja) | Acm書替制御方式 | |
JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
JPH0594265A (ja) | 多重書フアイルシステム | |
JPS63282852A (ja) | 2重化処理システムにおける予備系診断方式 | |
JPS5842485B2 (ja) | 共通入出力機器制御方式 | |
JPS61206046A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
JPS6136861A (ja) | 記憶装置 | |
JPH02144750A (ja) | ユニットレコード系入出力装置 | |
JPH02204856A (ja) | コンピュータ多重化システム | |
JPH05736B2 (ja) | ||
JPH0724047B2 (ja) | オンライン運転方式 | |
JPH04142632A (ja) | 二重化データ保持装置におけるロギング方式 |