JPH0265437A - クロック位相可変回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば時分割多元接続（ＴＤＭＡ）方式を採
用した無線通信基地局において、受信復調データを試験
的に識別して基地局と加入者局との間の対向性能を確認
する際に使用する識別用クロック信号の位相可食回路に
関する。

（従来の技術） 従来、この種の回路としては例えばベクトル合成形無限
移相器が使用されている。第４図はその構成の一例を示
すもので、この移相器は復調デ−夕と周期が等しいクロ
ック信号ＣＫ　Ｉを先ず／Ｘイブリッドトランス１で９
０″の位相差をａする２つのクロック信号ＣＫｉａ、　
　ＣＫｉｂに分岐し、これらのクロック信号ＣＫｉａ、
ＣＫｉｂをダブルバランスドミクサからなる加算器２ａ
、　　２ｂにそれぞれ導入している。そして、これらの
加算器２ａ。

２ｂで上記クロック信号ＣＫ　ｉａ、　　ＣＫ　ｊｂに
ポテンショメータ回路３から発生されるｘ−ｋｃｏｓθ
およびｙ−ｋｓｉｎθに相当する電圧を加算し、その加
算出力ＣＫｏａ、　　ＣＫｏｂを合成器４で合成して位
を口可変されたクロック信号ＣＫｏとして出力している
。第５図は上記合成器４から出力される位相可変後のク
ロック信号ＣＫｏのベクトルの一例を示すものである。

このような無限移用器を用いれば、ポテンショメータ回
路３から発生されるＸ　−ｋ　ｃｏｓθ、ｙ−ｋｓｉｎ
θの角度θを制御することにより、入力クロック信号Ｃ
ＫＩを０〜３６０°の範囲で任意に移相させることがで
きる。したがって、このような無限移相器によって適宜
位相可変されたクロック信号ＣＫｏを例えば第６図に示
す如くぷ別ｊｉｌ　Ｏａ、　　１０　ｂに供給すれば、
４柑Ｐ　Ｓ　Ｋ変、凋信号の複、２！ＪデータＤａ、Ｄ
ｂを最適に工別することができる。

ところが、このような従来のクロック位ｔ【１可変回路
は、ハイブリッドトランス１やダブル！・ウンスドミク
サからなる加算器２ａ、２ｂ、ボテンンヨメータ回路３
等を必要とするため、一般に回路規模が大きくまた高１
−Ｋになる問題があった。したがって、このような回路
を基地局と加入者局との間の対向性能を確認する１」的
だけで復調装置に設けることは、塩１１３装置の大形化
やコストアップを招くことになって非常に好ましくなか
った。

（発明か解決しようとする課題） 以上のように従来の回路は、無限移相器を使用している
ため回路規模が大形化するとともに高価になり、保守上
の目的だけのために復調装置に設けることは装置の小形
化および低Ｉａｌｉ　Ｍ化を図る上で大きな障害になる
という問題点をａするもので、本発明はこの点に着目し
、クロック信号の位Ｆ口を１．Ｅ意かつ正確に可変設定
できる機能を有しながら、回路規模が小さく安価にて構
成することができ、これにより復調装置等に容易に設置
し得るクロック位相可変回路を提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段） 本発明は、入力クロック信号の位相を可変して復調デー
タの識別用クロック信号を発生するクロック位相可変回
路において、復調データの任意のビット長に参目当する
時間の範囲内で予め定めた相異なる複数の遅延時間に従
って上記入力クロック信号をそれぞれ遅延する遅延回路
と、選択回路とを備え、上記遅延回路から出力される遅
延時間の異なる複数のクロック信号の中から上記選択回
路により任意の遅延時間のクロック信号を選択するか、
または上記遅延回路および選択回路に加えて可変遅延回
路を設け、上記選択回路により選択されたクロック信号
の位相を上記可変遅延回路により微：ｍｔｐして出力す
るようにしたものである。

（作用） この結果、所望の遅延時間のクロック信号を選択しかつ
可変遅延回路の遅延時間を適宜設定することにより、大
カクロックｌｊ゛号の位相を等価的に無段階に変化させ
ることが可能となり、これにより復調データの識別用と
して最適な位相のクロック信号を得ることができるとと
もに、無限位相器を使用する場合に比べて回路規模か小
さく安価な回路を提供することができる。したがって、
クロック位相可変回路を復調装置等に容易に組込むこと
ができ、これにより復調装置等の人形化やコストアップ
も防止できる。

（実施例） 第１図は本発明の一実施例におけるクロック位相可変回
路のブロック構成を示すものである。

尚、同図において１０ａ、１０ｂは復調データＤａ、Ｄ
ｂの識別器である。

本実施例のクロック位相可変回路２０は、複数の遅延時
１８１端子を有する遅延線２１と、この遅延線２１のＩ
Ｉｌ数の遅延時間端子を択一的に選択するセレクタ２２
と、このセレクタ２２に対し選択信号を１共給するため
のスイッチ回路２３と、可変遅延回路２４とから構成さ
れる。

このうち遅延線２１は、塩１周データＤａ、Ｄｂの１ビ
ット分に）目当する時間Ｔの範囲内で一定の時間間隔で
遅延時間か設定された複数の遅延素子をａしたもので、
入力クロック信号ＣＫＩをこれらの各遅延素子によりそ
れぞれ遅延して対応する各遅延時間端子から出力する。

例えば、いま４柑Ｐ　Ｓ　Ｋ変調方式の場合でそのＩ輔
およびＱ軸の各データ伝送速度が６．３Ｍｂ／ｓである
場合には、１ビット分の時間長Ｔは Ｔ−１／　（６，３Ｘｌ０Ｌ′） ＝　１５８．７ｎｓ となる。したがって、このような場合には上記遅延線２
１の各遅延素子の遅延時間を０−１５８．７ｎｓの範囲
で一定間隔に設定すればよい。

また可変遅延回路２４は、少なくとも上記遅延線２１の
各遅延素子間の遅延時間差に相当する遅延時間可変幅を
Ｈするもので、上記セレクタ２２から選択出力されたク
ロック信号の遅延時間を上記遅延時間可変幅の範囲で微
、規整する。

一方、第２図は上記第１図に示した回路の具体的な回路
構成を示したものである。この回路では、入力クロック
信号ＣＫ　Ｉは抵抗Ｒおよびインバータ２５１，２５２
からなる入力バッファ２５を介して遅延線２１に供給さ
れる。この遅延線２１は遅延時間の異なる８つの遅延素
子を存しており、これらの遅延素子でそれぞれ遅延時間
が与えられた入力クロック信号をセレクタ２２に供給し
ている。セレクタ２２は、スイッチ回路２３の３つのス
イッチの開閉状態に応じて、上記遅延線２１の各遅延素
子から出力されたクロック信号のうち１つを選択して出
力する。そして、このセレクタ２２から選択出力された
クロック信号は、インバータ２４１，２４３を介して可
変抵抗器ＶＲＩＶＲ２およびコンデンサＣＩ、Ｃ２から
なる２段構成の可変遅延線２４２，２４４に供給され、
これらの可変遅延線２４２，２４４で遅延時間が微調整
されたのち、インバータ２４５を介して出力される。

尚、ｌｌａ、ｌｌｂは復、凋データの入力バッファとし
て動作するインバータ、１２．１３は上記可変遅延回路
２４から出力されたクロック信号ＣＫｏを図示しないＩ
則定装置に供給するための出力バッファ回路、１４ａ、
１４ｂは、讃別された復調データＤａ’　、Ｄｂ’の出
力バッファ回路である。

さて、この様な位相可変回路を用いて基地局と加入者局
との間の対向性能を確認する場合には、先ず塩１週デー
タＤａ、Ｄｂの監視端子１５ａ。

１５ｂおよびクロック位相可変回路から出力されるクロ
ック信号の監視端子１６にオシロスコープのチャネルＧ
１１ｌ　、　Ｃ１１２、ＣＨ３をそれぞれ接続し、この
状態で加入者局からの４相ＰＳＫ変調信号の受信を開始
するとともに、これにより得られるＮＲＺ符号からなる
復調データＤａ、Ｄｂと同一周期のクロック信号ＣＫ　
ｉを位相可変回路に供給する。そして、各復調データＤ
ａ、Ｄｂとクロック信号ＣＫｏとの位相関係をオシロス
コープにより監視しながら、スイッチ回路２３の３つの
スイッチおよび可変遅延回路２４の可変抵抗器ＶＲＩ。

ＶＨ２を適宜操作することによりクロック信号ＣＫｏの
遅延時間を調整する。

ここで、遅延線２１の遅延時間は０から復調データＤａ
、Ｄｂの１ビット時間長までの８段階に設定してあり、
かつ可変遅延回路２４の可変遅延時間幅は上記遅延線２
１で設定される１段階分の遅延時間差に設定されている
。このため、上記遅延線２１で適当な遅延時間が与えら
れたクロック信号を選択し、かつこのクロック信号の遅
延時間を可変遅延回路２４で微調整することにより、ク
ロック信号ＣＫｏの遅延時間を０から復調データの１ビ
ット分の時間の範囲で無段階に可変できることになる。

これは言替えると、復調データＤａ。

Ｄｂに対するクロック信号ＣＫ　ｏの位相を０″〜３６
０°の全範囲で無段階に可変できることに相当する。尚
、第３図中のＤＴはクロック信号ＣＫ。

の遅延時間量、つまり移相量を示すものである。

したがって、例えばいま復調データＤａ、Ｄｂにに＝ｌ
するクロック信号ＣＫｏの位相が第３図のＣＫｏｌに示
す位置にあったとすれば、先ず遅延線２１から出力され
る遅延時間の異なる８つのクロック信号の中から、その
立上がりエツジの位相が復調データＤａ、Ｄｂ中のジン
ク（図中斜線部分）の影響が無い部分の中央に最も近い
位置になるものをスイッチで選択する。そして、次に可
変遅延回路２４の各（１■変抵抗器ＶＲＩ、ＶＲ２の抵
抗値を：Ａ整し、これによりクロック信号ＣＫｏの立上
がりエツジの位相が第３図のＣＫｏ２に示すように復調
データＤａ、Ｄｂの中央位置になるように微調整する。

かくして、復調データＤａ、Ｄｂに対するクロック信号
ＣＫｏの位相が最適な関係に調整される。尚、図中Ｔ１
は復調データＤａ、Ｄｂおよびクロック信号ＣＫｏの周
期、つまりデータの１ビット時間長を示すものである。

このように本実施例であれば、遅延線２１、セレクタ２
２および可変遅延回路２４によりクロック信号ＣＫｏの
遅延時間を可変するようにしたことにより、無限移相器
に比べて極めて簡単かつ小形の回路構成でありながら、
クロック信号ＣＫ。

の位相を最適な位置に設定することができる。したがっ
て、クロック位相可変回路を小形で安価にすることがで
き、この結果復、四装置基板等のスペースが限られた装
置にも比較的容易に設置することが可能となる。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では可変遅延回路２４を設けてクロッ
クｆＷ号ＣＫｏＯ位＃ｎを正確に最適位置になるように
設定するようにしたが、遅延線２１で設定できる遅延ｕ
１間の段数をさらに多く設定できる場合や、ジッタの二
が少ない場合には、可変遅延回路を不要にしてもよい。

その他、遅延回路や選択回路の回路構成、可変ｉ！延回
路の回路構成等についても、本発明の要旨を逸脱しない
範囲で種々変形して実施できる。

［発明の効果］ 以上詳述したように本発明によれば、復調データの（′
ｆ：意のビット長に相当する時間の範囲内で予め定めた
相異なる１Ｍ数の遅延時間に従って上記入力クロック信
号をそれぞれ遅延する遅延回路と、選択回路とを備え、
上記遅延回路から出力される遅延時間の異なる複数のク
ロック信号の中から上記選択回路により１モ意の遅延時
間のクロック信号を選択するか、または上記遅延回路お
よび選択回路に加えて可変遅延回路を設け、上記選択回
路により選択されたクロック信号の位相を上記可変遅延
回路により微調整して出力するようにしたことによって
、クロック信号の位相を任意かつ正確に可変設定できる
機能を有しながら、回路規模が小さく安峰にて構成する
ことができ、これにより復調装置等に容易に設置し得る
クロック位Ｆ目可変回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるクロック位相可変回
路の構成を示す回路ブロック図、第２図は同回路の具体
的な回路構成の一例を示す図、第３図は同回路の動作を
説明するためのタイミング図、第４図は従来のクロック
位相可変回路である無限移相器の構成を示す回路ブロッ
ク図、第５図は同回路の動作を説明するためのベクトル
図、第６図は従来のクロック位相可変回路を用いた復調
データ識別回路の構成の一例を示す回路ブロック図であ
る。 ２０・・・クロック位相可変回路、２１・・・遅延線、
２２・・・セレクタ、２３・・・スイッチ回路、２４・
・・可変遅延回路、２５・・・大力バッファ、Ｄａ。 Ｄｂ・・・復調データ、ＣＫｉ　　・・入力クロック信
号、ＣＫｏ・・・移ト目されたクロック信号。 出願人代理人　弁理士　鈴江武彦 ＣＫ。 Ｌ−Ｔ　Ｉ　−ｗ 第３図

Claims (2)

【特許請求の範囲】
1. （１）入力クロック信号の位相を可変して復調データの
   識別用クロック信号を作成するクロック位相可変回路に
   おいて、復調データの任意のビット長に相当する時間の
   範囲内で予め定めた相異なる複数の遅延時間に従って前
   記入力クロック信号をそれぞれ遅延して遅延時間の異な
   る複数のクロック信号を出力する遅延回路と、この遅延
   回路から出力される遅延時間の異なる複数のクロック信
   号の中から任意の遅延時間のクロック信号を選択する選
   択回路とを具備したことを特徴とするクロック位相可変
   回路。
2. （２）入力クロック信号の位相を可変して復調データの
   識別用クロック信号を作成するクロック位相可変回路に
   おいて、復調データの任意のビット長に相当する時間の
   範囲内で予め定めた相異なる複数の遅延時間に従って前
   記入力クロック信号をそれぞれ遅延して遅延時間の異な
   る複数のクロック信号を出力する遅延回路と、この遅延
   回路から出力される遅延時間の異なる複数のクロック信
   号の中から任意の遅延時間のクロック信号を選択する選
   択回路と、この選択回路により選択されたクロック信号
   の位相を微調整して出力する可変遅延回路とを具備した
   ことを特徴とするクロック位相可変回路。