JPH0263336A - タイムスロット変更方式 - Google Patents
タイムスロット変更方式Info
- Publication number
- JPH0263336A JPH0263336A JP21589288A JP21589288A JPH0263336A JP H0263336 A JPH0263336 A JP H0263336A JP 21589288 A JP21589288 A JP 21589288A JP 21589288 A JP21589288 A JP 21589288A JP H0263336 A JPH0263336 A JP H0263336A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- time slot
- section
- data
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 108091006146 Channels Proteins 0.000 description 100
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＰＣＭ多重変換装置においてタイムスロットを変更する
方式に関し、 各チャンネルのタイムスロット位置の変更を装置の物理
的変更を伴わずに行うことができるタイムスロット変更
方式を提供することを目的とし、フレームを構成する各
タイムスロット位置を示すチャンネルパルス群を発生す
るチャンネルパルス群発生部と、各チャンネルの番号と
タイムスロット番号との対応関係を指示する制御部とを
備えるとともに、制御部から指示されたチャンネル番号
と該チャンネル部の番号との一致時タイムスロット番号
を出力するインタフェース部と、該タイムスロット番号
に応じてチャンネルパルス群から対応するチャンネルパ
ルスを選択するセレクタと、該チャンネルパルスに応じ
て対応するタイムスロットに出力データを発生する出力
部（７）とを各チャンネル部に備え、前記制御部から指
示するチャンネル番号とタイムスロット番号との対応関
係を変更することによって各チャンネルの使用するタイ
ムスロットを変更することによって構成する。
方式に関し、 各チャンネルのタイムスロット位置の変更を装置の物理
的変更を伴わずに行うことができるタイムスロット変更
方式を提供することを目的とし、フレームを構成する各
タイムスロット位置を示すチャンネルパルス群を発生す
るチャンネルパルス群発生部と、各チャンネルの番号と
タイムスロット番号との対応関係を指示する制御部とを
備えるとともに、制御部から指示されたチャンネル番号
と該チャンネル部の番号との一致時タイムスロット番号
を出力するインタフェース部と、該タイムスロット番号
に応じてチャンネルパルス群から対応するチャンネルパ
ルスを選択するセレクタと、該チャンネルパルスに応じ
て対応するタイムスロットに出力データを発生する出力
部（７）とを各チャンネル部に備え、前記制御部から指
示するチャンネル番号とタイムスロット番号との対応関
係を変更することによって各チャンネルの使用するタイ
ムスロットを変更することによって構成する。
割り当てて多重化を行うが、この際各チャンネルに割り
当てるタイムスロット位置を変更することが必要になる
場合がある。特に最近ＰＣＭ回線の効率的利用の一方法
として、ＣＥＰＴ系−次群方式を例にとると３０チヤン
ネル分のタイムスロットを６０チヤンネルが競合して使
用する集線機能が注目されているが、このような場合に
はタイムスロットを容易に変更できることが必要となる
。
当てるタイムスロット位置を変更することが必要になる
場合がある。特に最近ＰＣＭ回線の効率的利用の一方法
として、ＣＥＰＴ系−次群方式を例にとると３０チヤン
ネル分のタイムスロットを６０チヤンネルが競合して使
用する集線機能が注目されているが、このような場合に
はタイムスロットを容易に変更できることが必要となる
。
このようなＰＣＭ多重変換装置等におけるタイムスロッ
トの変更は、装置の物理的変更を伴うことなく容易に実
現できることが要望される。
トの変更は、装置の物理的変更を伴うことなく容易に実
現できることが要望される。
本発明はＰＣＭ多重変換装置等においてタイムスロット
を変更する方式に係り、特に各チャンネルのタイムスロ
ット位置の変更を装置の物理的変更を伴わずに実現する
タイムスロット変更方式に関するものである。
を変更する方式に係り、特に各チャンネルのタイムスロ
ット位置の変更を装置の物理的変更を伴わずに実現する
タイムスロット変更方式に関するものである。
ＰＣＭ回線では、ＰＣＭ多重変換装置において各チャン
ネルのデータを複数のタイムスロットに〔従来の技術〕 第３図は従来のＰＣＭ多重変換装置におけるタイムスロ
ット変更方式を示したものである。
ネルのデータを複数のタイムスロットに〔従来の技術〕 第３図は従来のＰＣＭ多重変換装置におけるタイムスロ
ット変更方式を示したものである。
第３図において、１１１〜ｌｌｎはチャンネル（ＣＨ）
部であって各チャンネル（ＣＨ）１〜ｎの音声データ入
力に対応して設けられており、それぞれコープイック（
ＣＯＤＥＣ）１２＋ 〜１２ｎを有し、図示されない多
重化部から与えられる各チャンネル（ＣＨ）パルスＣＰ
、〜ＣＰｎに応じて音声データを符号化してＰＣＭ信号
を発生する。
部であって各チャンネル（ＣＨ）１〜ｎの音声データ入
力に対応して設けられており、それぞれコープイック（
ＣＯＤＥＣ）１２＋ 〜１２ｎを有し、図示されない多
重化部から与えられる各チャンネル（ＣＨ）パルスＣＰ
、〜ＣＰｎに応じて音声データを符号化してＰＣＭ信号
を発生する。
ＣＨパルスＣＰ１〜ＣＰｎはチャンネル番号の順に各タ
イムスロットの先頭において与えられるものであり、こ
れによって各Ｃ０ＤＥＣ１２１〜１２ｎはチャンネル番
号の順に例えば８ビツトからなるＰＣＭデータを発生す
る。
イムスロットの先頭において与えられるものであり、こ
れによって各Ｃ０ＤＥＣ１２１〜１２ｎはチャンネル番
号の順に例えば８ビツトからなるＰＣＭデータを発生す
る。
これらの信号はオア回路１３を経てタイムスロット入替
えスイッチ１４に加えられる。タイムスロット入替えス
イッチ１４はメモリを内蔵し、ＣＨＩ〜ＣＨｎの入力Ｐ
ＣＭデータを一旦保持する。タイムスロット入替えスイ
ッチ１４は制御部１５からの指示に基づいて、指定され
た順序で各ＣＨのデータを読み出して多重化部へ送る。
えスイッチ１４に加えられる。タイムスロット入替えス
イッチ１４はメモリを内蔵し、ＣＨＩ〜ＣＨｎの入力Ｐ
ＣＭデータを一旦保持する。タイムスロット入替えスイ
ッチ１４は制御部１５からの指示に基づいて、指定され
た順序で各ＣＨのデータを読み出して多重化部へ送る。
多重化部では順次送られた各ＣＨのデータによって多重
化信号を作成する。
化信号を作成する。
このように制御部１５がタイムスロット入替えスイッチ
１４における各チャンネルとタイムスロットの関係を制
御することによって、任意の位置にタイムスロット位置
を変更してＰＣＭデータを送出することができる。
１４における各チャンネルとタイムスロットの関係を制
御することによって、任意の位置にタイムスロット位置
を変更してＰＣＭデータを送出することができる。
第３図に示された従来のタイムスロット変更方式では、
次のような各種の問題があった。
次のような各種の問題があった。
（１） タイムスロット変更に伴ってデータ遅延が発
生する。例えば１番目のタイムスロットのデータを最後
のタイムスロットに移す場合には、最低でも１フレ一ム
分の遅延が発生する。さらにＣＥＰＴ（正式名称 ）系
−次群では、シグナリングのフレーム構成が複雑なため
、これを考慮すると特定タイムスロット（ＴＳ１６）に
挿入されている交換機信号が、最低でも１マルチフレ一
ム分（３０チヤンネルのＣＥＰＴ系−次群の場合２ ｍ
ｓ）遅れる。
生する。例えば１番目のタイムスロットのデータを最後
のタイムスロットに移す場合には、最低でも１フレ一ム
分の遅延が発生する。さらにＣＥＰＴ（正式名称 ）系
−次群では、シグナリングのフレーム構成が複雑なため
、これを考慮すると特定タイムスロット（ＴＳ１６）に
挿入されている交換機信号が、最低でも１マルチフレ一
ム分（３０チヤンネルのＣＥＰＴ系−次群の場合２ ｍ
ｓ）遅れる。
（２）タイムスロットの入替えをＬＳＩ化されたメモリ
によって行う場合には、ＬＳＩが高価なものとなる。す
なわち送受信側にそれぞれ２フレ一ム分のメモリを必要
とするので、前述のＣＥＰＴ系−次群では、これだけで
ゲートアレイを４０００ゲート近く必要とする。しかも
使用する数量は１システム当り１個なので、ＬＳＩの製
造コストが割高になる。
によって行う場合には、ＬＳＩが高価なものとなる。す
なわち送受信側にそれぞれ２フレ一ム分のメモリを必要
とするので、前述のＣＥＰＴ系−次群では、これだけで
ゲートアレイを４０００ゲート近く必要とする。しかも
使用する数量は１システム当り１個なので、ＬＳＩの製
造コストが割高になる。
（３） さらに集線機能を考えた場合には、チャンネ
ル容量が２倍になるためＬＳＩのコストが増大する。ま
たチャンネルパルスも２倍になるため、ユニット間の配
線数が増えてコスト高となる。
ル容量が２倍になるためＬＳＩのコストが増大する。ま
たチャンネルパルスも２倍になるため、ユニット間の配
線数が増えてコスト高となる。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、装置の物理的変更を伴わずにタイムス
ロット変更を行うことができ、データ遅延やメモリの消
費電力とコスト等の問題が発生しないタイムスロット変
更方式を提供することを目的としている。
るものであって、装置の物理的変更を伴わずにタイムス
ロット変更を行うことができ、データ遅延やメモリの消
費電力とコスト等の問題が発生しないタイムスロット変
更方式を提供することを目的としている。
本発明のタイムスロット変更方式は第１図にその原理的
構成を示されるように、データチャンネルごとにチャン
ネル部１を備え各チャンネル部ｌにおいてチャンネルパ
ルスによって指定されたタイムスロットにおいて出力デ
ータを発生することによって多重化を行う多重化装置に
おいて、チャンネルパルス群発生部２と、制御部４とを
備えるとともに、各チャンネル部１にインタフェース部
５と、セレクタ６と、出力部７とを備え、制御部４から
指示するチャンネル番号とタイムスロット番号との対応
関係を変更することによって各チャンネルの使用するタ
イムスロットを変更するようにしたものである。
構成を示されるように、データチャンネルごとにチャン
ネル部１を備え各チャンネル部ｌにおいてチャンネルパ
ルスによって指定されたタイムスロットにおいて出力デ
ータを発生することによって多重化を行う多重化装置に
おいて、チャンネルパルス群発生部２と、制御部４とを
備えるとともに、各チャンネル部１にインタフェース部
５と、セレクタ６と、出力部７とを備え、制御部４から
指示するチャンネル番号とタイムスロット番号との対応
関係を変更することによって各チャンネルの使用するタ
イムスロットを変更するようにしたものである。
チャンネルパルス発生部２は、フレームを構成する各タ
イムスロット位置を示すチャンネルパルス群を発生する
ものであり、数チャンネルに１つ、具体的には各ＣＨユ
ニット１枚に１つずつ必要である。
イムスロット位置を示すチャンネルパルス群を発生する
ものであり、数チャンネルに１つ、具体的には各ＣＨユ
ニット１枚に１つずつ必要である。
制御部４は、各チャンネルの番号とタイムスロット番号
との対応関係を指示するものである。
との対応関係を指示するものである。
インタフェース部５は、制御部４から指示されたチャン
ネル番号と該チャンネル部の番号との一致時タイムスロ
フト番号を出力するものである。
ネル番号と該チャンネル部の番号との一致時タイムスロ
フト番号を出力するものである。
セレクタ６はタイムスロット番号に応じてチャンネルパ
ルス群から対応するチャンネルパルスを選択するもので
ある。
ルス群から対応するチャンネルパルスを選択するもので
ある。
出力部７は、チャンネルパルスに応じて対応するタイム
スロットに出力データを発生ずるものである。
スロットに出力データを発生ずるものである。
第１図において、各チャンネルの入力データごとに設け
られたチャンネル（ＣＨ）部１に対して、多重化部（図
示されず）から例えば各フレームの先頭においてタイミ
ング信号が送られる。 チャンネル部１において、タイ
ミング信号はチャンネル（ＣＨ）パルス群発生部２に加
えられ、これによってチャンネルパルス群発生部２は各
タイムスロットの例えば先頭を示すチャンネルパルス群
ＣＰ、〜ＣＰｎを順次発生する。
られたチャンネル（ＣＨ）部１に対して、多重化部（図
示されず）から例えば各フレームの先頭においてタイミ
ング信号が送られる。 チャンネル部１において、タイ
ミング信号はチャンネル（ＣＨ）パルス群発生部２に加
えられ、これによってチャンネルパルス群発生部２は各
タイムスロットの例えば先頭を示すチャンネルパルス群
ＣＰ、〜ＣＰｎを順次発生する。
識別番号（ＩＤ）発生部３は各チャンネルに固有の識別
番号（ＩＤ）を発生する。一方制御部４は各チャンネル
に割り当てられたアドレスとこれに対応するデータとを
発生する。インタフェース（ＩＮＦ）部５においてはＩ
Ｄ発発生部外らのＩＤ番号と制御部４からのアドレスと
の一致を検出し、一致したとき制御部４からそのアドレ
スに対応して与えられているデータを変換することによ
って、チャンネルパルス群ＣＰ １ ＝ ＣＰ ｎ 中
の特定の１チヤンネルを指示する出力を発生する。
番号（ＩＤ）を発生する。一方制御部４は各チャンネル
に割り当てられたアドレスとこれに対応するデータとを
発生する。インタフェース（ＩＮＦ）部５においてはＩ
Ｄ発発生部外らのＩＤ番号と制御部４からのアドレスと
の一致を検出し、一致したとき制御部４からそのアドレ
スに対応して与えられているデータを変換することによ
って、チャンネルパルス群ＣＰ １ ＝ ＣＰ ｎ 中
の特定の１チヤンネルを指示する出力を発生する。
セレクタ部６はインタフェース部５の出力に応じて、チ
ャンネルパルス群ＣＰＵ−ＣＰｎ中から指定されたチャ
ンネルに対応するチャンネル（ＣＨ）パルスを発生する
。出力部７はＣＩ−（パルスを与えられたとき、そのチ
ャンネルの入力データを出力データとして発生する。
ャンネルパルス群ＣＰＵ−ＣＰｎ中から指定されたチャ
ンネルに対応するチャンネル（ＣＨ）パルスを発生する
。出力部７はＣＩ−（パルスを与えられたとき、そのチ
ャンネルの入力データを出力データとして発生する。
このようにして各ＣＨ部１において発生した出力データ
は、それぞれのチャンネルに割り当てられたタイムスロ
ットの位置において発生しているので、図示されない多
重化部において各ＣＨ部からの出力データを順次取り込
むことによって、多重化された出力信号を生じる。
は、それぞれのチャンネルに割り当てられたタイムスロ
ットの位置において発生しているので、図示されない多
重化部において各ＣＨ部からの出力データを順次取り込
むことによって、多重化された出力信号を生じる。
第１図においてＩＤ発発生部外発生するＩＤ番号は固定
であり、従って制御部４から与えるアドレスとデータと
関係を定めることによって、各ＣＨ部１の発生する出力
データが任意のタイムスロットに出力されるようにする
ことができる。従って使用するタイムスロットを変更す
る場合には、該当するＣＨ部へ新に使用するタイムスロ
ットを示すデータを与えることによって、インタフェー
ス部５においてＩＤ番号とアドレスとの一致が取れたと
きセレクタ部６において与えられたデータに対応するタ
イムスロットにおいてＣＨパルスを出力することによっ
て、出力部７から所望のタイムスロットにおいて出力デ
ータを発生させるようにすることができる。一方、第１
図において出力部７を入力部として多重化部からのＰＣ
Ｍ信号を入力し、セレクタ６からのＣＨパルスによって
これをＣＨデータとして変換することにより、分離機能
が実現できる。
であり、従って制御部４から与えるアドレスとデータと
関係を定めることによって、各ＣＨ部１の発生する出力
データが任意のタイムスロットに出力されるようにする
ことができる。従って使用するタイムスロットを変更す
る場合には、該当するＣＨ部へ新に使用するタイムスロ
ットを示すデータを与えることによって、インタフェー
ス部５においてＩＤ番号とアドレスとの一致が取れたと
きセレクタ部６において与えられたデータに対応するタ
イムスロットにおいてＣＨパルスを出力することによっ
て、出力部７から所望のタイムスロットにおいて出力デ
ータを発生させるようにすることができる。一方、第１
図において出力部７を入力部として多重化部からのＰＣ
Ｍ信号を入力し、セレクタ６からのＣＨパルスによって
これをＣＨデータとして変換することにより、分離機能
が実現できる。
なお第１図において、ＣＨパルス群発生部２はＣＨ部部
内内それぞれ設けるようにしてもよい。
内内それぞれ設けるようにしてもよい。
第２図は本発明の一実施例を示したものであって、３２
チヤンネルのＰＣＭ信号を多重化する場合のＣＨ部の詳
細構成を例示し、第１図におけると同じ部分を同じ番号
で示している。チャンネル（ＣＨ）パルス群発生部２に
おいて、２．は分周部、２２は組合せ部である。インタ
フェース部５において、５．はバッファ部、５２は一致
検出部、５３はデコーダ、５４はラッチ部、５５はデー
タ変換部である。またセレクタ６において、０１〜Ｇ３
１はゲート、６．はオア回路、６２は位相合せ部、７Ａ
はコープイック（ＣＯＤＥＣ）である。
チヤンネルのＰＣＭ信号を多重化する場合のＣＨ部の詳
細構成を例示し、第１図におけると同じ部分を同じ番号
で示している。チャンネル（ＣＨ）パルス群発生部２に
おいて、２．は分周部、２２は組合せ部である。インタ
フェース部５において、５．はバッファ部、５２は一致
検出部、５３はデコーダ、５４はラッチ部、５５はデー
タ変換部である。またセレクタ６において、０１〜Ｇ３
１はゲート、６．はオア回路、６２は位相合せ部、７Ａ
はコープイック（ＣＯＤＥＣ）である。
ＣＨパルス群発生部２において、分周部２１は２５０μ
ｓごとのフレームパルスＦＰによってクリアされながら
、例えば３２チヤンネルの音声データを８ビツトのＰＣ
Ｍ信号に多重化する場合のクロックＣＬＫを２５６分周
して８桁の２進？ −タＱ、〜Ｑ日を発生し、組合せ部
２２はデータＱ１〜ＱＢを組み合せることによって、順
次位相を異にする１２５μｓごとのＣＨパルスＣＰｏ〜
ＣＰＪｌを発生する。
ｓごとのフレームパルスＦＰによってクリアされながら
、例えば３２チヤンネルの音声データを８ビツトのＰＣ
Ｍ信号に多重化する場合のクロックＣＬＫを２５６分周
して８桁の２進？ −タＱ、〜Ｑ日を発生し、組合せ部
２２はデータＱ１〜ＱＢを組み合せることによって、順
次位相を異にする１２５μｓごとのＣＨパルスＣＰｏ〜
ＣＰＪｌを発生する。
ＩＤ全発生３はバックボード等で“Ｈ″または“Ｌ”に
接続されている配線の接続によって定められる固有のＩ
Ｄ番号を発生する。このＩＤ番号は音声データのチャン
ネル番号に対応している。
接続されている配線の接続によって定められる固有のＩ
Ｄ番号を発生する。このＩＤ番号は音声データのチャン
ネル番号に対応している。
制御部４はＣＰＵとメモリ等から構成され、１０部３の
ＩＤ番号に対するアドレスと、そのアドレスに対応する
データとを設定されて出力する。
ＩＤ番号に対するアドレスと、そのアドレスに対応する
データとを設定されて出力する。
インタフェース（ＩＮＦ）部５においてはバッファ５Ｉ
を経て、アドレスを一致検出部５２に入力し、ＩＤ全発
生３のＩＤ番号との一致を検出する。デコーダ５３は一
致検出部５２において一致が検出されたとき、読み出し
／書き込み信号Ｒ／ＷのＷに応じてそのアドレスを書き
込んでデコードすることによってクロックＣＫを出力す
る。
を経て、アドレスを一致検出部５２に入力し、ＩＤ全発
生３のＩＤ番号との一致を検出する。デコーダ５３は一
致検出部５２において一致が検出されたとき、読み出し
／書き込み信号Ｒ／ＷのＷに応じてそのアドレスを書き
込んでデコードすることによってクロックＣＫを出力す
る。
方、制御部４からのデータはデコーダ５３からのクロッ
クＣＫに応じてラッチ部５４にラッチされる。データ変
換部５５はラッチ部５４にラッチされたデータをセレク
タ６の入力形式に変換して、例えば出力０〜３１のいず
れか１つがＨ’となる出力を発生する。
クＣＫに応じてラッチ部５４にラッチされる。データ変
換部５５はラッチ部５４にラッチされたデータをセレク
タ６の入力形式に変換して、例えば出力０〜３１のいず
れか１つがＨ’となる出力を発生する。
セレクタ６においてゲートＧ１−Ｇ３．には組合せ部２
２からのＣＨパルスＣＰｏ〜ＣＰ、ｌ カそれぞれ入力
されているとともに、データ変換部５５からの出力０〜
３１がそれぞれ加えられている。
２からのＣＨパルスＣＰｏ〜ＣＰ、ｌ カそれぞれ入力
されているとともに、データ変換部５５からの出力０〜
３１がそれぞれ加えられている。
従ってデータ変換部５５からＨ”を出力されたチャンネ
ルに対応するＣＨパルスがオア回路６゜を経て位相合せ
部６２に加えられ、チャンネルパルス発生部２における
クロックＣＬＫに対して位相を合せられて出力ＣＨパル
スＣＨＰを生じる。
ルに対応するＣＨパルスがオア回路６゜を経て位相合せ
部６２に加えられ、チャンネルパルス発生部２における
クロックＣＬＫに対して位相を合せられて出力ＣＨパル
スＣＨＰを生じる。
コープイック７ＡにはＩＤ番号に対応するチャンネルの
音声データ入力が与えられており、ＣＨパルスＣＨＰに
よって指定されたタイムスロットにおいて符号化を行っ
てＰＣＭデータを出力する。
音声データ入力が与えられており、ＣＨパルスＣＨＰに
よって指定されたタイムスロットにおいて符号化を行っ
てＰＣＭデータを出力する。
制御部４には読み出し／書き込み信号Ｒ／ＷのＲに応じ
て、ランチ部５４に設定されたデータが書き込まれ、こ
れによってセレクタ６におけるタイムスロットの設定状
態をモニタすることができる。
て、ランチ部５４に設定されたデータが書き込まれ、こ
れによってセレクタ６におけるタイムスロットの設定状
態をモニタすることができる。
このようにして装置側で固有に定められているチャンネ
ルの音声データを、制御部から指定されたタイムスロッ
トにおいて符号化することによって、各チャンネルの使
用するタイムスロットを任意に定めることができる。
ルの音声データを、制御部から指定されたタイムスロッ
トにおいて符号化することによって、各チャンネルの使
用するタイムスロットを任意に定めることができる。
従って本発明によれば装置側の配線接続等物理的な変更
を必要とせずに、各チャンネルの使用するタイムスロッ
トを容易に変更することができるようになる。
を必要とせずに、各チャンネルの使用するタイムスロッ
トを容易に変更することができるようになる。
以上説明したように本発明によれば、複数チャンネルの
データを複数のタイムスロットに多重化するＰＣＭ多重
変換装置において、各チャンネルの使用するタイムスロ
ット位置の変更を装置の物理的変更を伴わずにかつ実質
的に遅延を伴わずに実行することができる。さらに本発
明によれば、次のような効果が得られる。
データを複数のタイムスロットに多重化するＰＣＭ多重
変換装置において、各チャンネルの使用するタイムスロ
ット位置の変更を装置の物理的変更を伴わずにかつ実質
的に遅延を伴わずに実行することができる。さらに本発
明によれば、次のような効果が得られる。
■ ＬＳＩ化する場合、回路規模が小さいのでその開発
が容易である。
が容易である。
■ 集線機能を考えた場合、例えば２倍のＣＨ容量を必
要とする場合でもＩＤ発注部の使用ビットを１ビツト増
加するだけでよいので、回路構成が容易である。
要とする場合でもＩＤ発注部の使用ビットを１ビツト増
加するだけでよいので、回路構成が容易である。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、 第３図は従来の従来のＰＣＭ多重変換装置におけるタイ
ムスロット変更方式を示す図である。 １−チャンネル（ＣＨ）部 ２−・チャンネル（ＣＨ）パルス発生部２、・−・分周
部 ２２・−組合せ部 ３−・−識別番号（ＩＤ）発生部 ４−制御部 ５−・インタフェース（ＩＮＦ）部 ５２・−−一致検出部 ５３−・デコーダ ５、−・ラッチ部 ５５−・データ変換部 ６−セレクタ ６２−位相合せ部
の一実施例を示す図、 第３図は従来の従来のＰＣＭ多重変換装置におけるタイ
ムスロット変更方式を示す図である。 １−チャンネル（ＣＨ）部 ２−・チャンネル（ＣＨ）パルス発生部２、・−・分周
部 ２２・−組合せ部 ３−・−識別番号（ＩＤ）発生部 ４−制御部 ５−・インタフェース（ＩＮＦ）部 ５２・−−一致検出部 ５３−・デコーダ ５、−・ラッチ部 ５５−・データ変換部 ６−セレクタ ６２−位相合せ部
Claims (1)
- 【特許請求の範囲】 データチャンネルごとにチャンネル部（１）を備え各チ
ャンネル部（１）においてチャンネルパルスによって指
定されたタイムスロットにおいて出力データを発生する
ことによって多重化を行う多重化装置において、 フレームを構成する各タイムスロット位置を示すチャン
ネルパルス群を発生するチャンネルパルス群発生部（２
）と、 各チャンネルの番号とタイムスロット番号との対応関係
を指示する制御部（４）とを備えるとともに、制御部（
４）から指示されたチャンネル番号と該チャンネル部の
番号との一致時タイムスロット番号を出力するインタフ
ェース部（５）と、該タイムスロット番号に応じてチャ
ンネルパルス群から対応するチャンネルパルスを選択す
るセレクタ（６）と、該チャンネルパルスに応じて対応
するタイムスロットに出力データを発生する出力部（７
）とを各チャンネル部（１）に備え、 前記制御部（４）から指示するチャンネル番号とタイム
スロット番号との対応関係を変更することによって各チ
ャンネルの使用するタイムスロットを変更することを特
徴とするタイムスロット変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21589288A JPH0263336A (ja) | 1988-08-30 | 1988-08-30 | タイムスロット変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21589288A JPH0263336A (ja) | 1988-08-30 | 1988-08-30 | タイムスロット変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263336A true JPH0263336A (ja) | 1990-03-02 |
Family
ID=16679989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21589288A Pending JPH0263336A (ja) | 1988-08-30 | 1988-08-30 | タイムスロット変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888614A (ja) * | 1994-09-19 | 1996-04-02 | Nec Corp | シリアルデータ送信方式 |
-
1988
- 1988-08-30 JP JP21589288A patent/JPH0263336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888614A (ja) * | 1994-09-19 | 1996-04-02 | Nec Corp | シリアルデータ送信方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080156175A1 (en) | Waveform processing apparatus with versatile data bus | |
| WO1995002951A1 (en) | Serial bit rate converter for a tdm switching matrix | |
| JPH0263336A (ja) | タイムスロット変更方式 | |
| JPH0828913B2 (ja) | 時間多重スイッチ | |
| JP2786170B2 (ja) | フレームデータ変換回路 | |
| JPS6188626A (ja) | 時分割多重信号生成回路 | |
| JPH0686376A (ja) | デジタルトーン発生回路 | |
| KR100206987B1 (ko) | 다기능 타이머 | |
| KR0138596B1 (ko) | 소용량 전전자 교환기의 중계선 정합장치 | |
| JP2623519B2 (ja) | 時間スイツチ回路 | |
| JPS61154295A (ja) | 加入者回線信号装置 | |
| SU1741100A1 (ru) | Программируемый контроллер | |
| KR0162822B1 (ko) | 디지탈 통신 시스템의 링코드 검출회로 | |
| JPH05500893A (ja) | デイジタル信号マルチプレクサ | |
| JPS6366598A (ja) | 多重音声合成方法 | |
| JP2004102136A (ja) | 波形データ処理装置 | |
| JP2004102128A (ja) | 波形データ処理装置 | |
| JPH0226150A (ja) | アドレス発生回路 | |
| JPS61240726A (ja) | メモリ回路装置 | |
| JPS58213541A (ja) | デ−タ分離回路 | |
| JPS63215232A (ja) | デイジタル多重変換装置 | |
| JPS6387042A (ja) | デジタル情報伝送システム | |
| JPH0278399A (ja) | 時間スイッチ回路 | |
| JPH0620195B2 (ja) | 速度変換回路 | |
| JPH02162931A (ja) | 回線データ蓄積回路 |