JPH0260211B2 - - Google Patents

Info

Publication number
JPH0260211B2
JPH0260211B2 JP19344686A JP19344686A JPH0260211B2 JP H0260211 B2 JPH0260211 B2 JP H0260211B2 JP 19344686 A JP19344686 A JP 19344686A JP 19344686 A JP19344686 A JP 19344686A JP H0260211 B2 JPH0260211 B2 JP H0260211B2
Authority
JP
Japan
Prior art keywords
thin film
film device
forming
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19344686A
Other languages
English (en)
Other versions
JPS6348846A (ja
Inventor
Takashi Kato
Takashi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19344686A priority Critical patent/JPS6348846A/ja
Priority to EP87111993A priority patent/EP0256557B1/en
Priority to DE8787111993T priority patent/DE3783405T2/de
Priority to KR1019870009034A priority patent/KR900006486B1/ko
Publication of JPS6348846A publication Critical patent/JPS6348846A/ja
Publication of JPH0260211B2 publication Critical patent/JPH0260211B2/ja
Priority to US07/740,872 priority patent/US5148259A/en
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は薄膜装置及びその形成方法において、 ヒロツク(突起)を完全に防止し得ない従来装
置の問題点を解決するため、 炭素を含有したAl層を重層構造にすることに
より、 ヒロツクを完全に防止し得るようにしたもので
ある。
〔産業上の利用分野〕
本発明は薄膜装置、特に、Al配線膜を用いた
薄膜装置及びその形成方法に関する。薄膜装置は
エレクトロマイグレーシヨンやヒロツクを生じる
とAl配線膜が断線することがあるため、これら
の現象を抑えてAl配線膜の断線のない信頼性の
高い薄膜装置が必要とされる。
〔従来の技術〕
ICは半導体基板上に素子を形成し、それを金
属配線により結合することで形成される。この場
合、集積度の高いICを開発するに伴つて素子及
び配線共に微細化される傾向にあるが、現在は配
線の構成が集積度を制限している。
〔発明が解決しようとする問題点〕
配線膜は微細化と共に多層化される傾向にあ
り、このため、段差部におい断線、電流密度増加
に伴うエレクトロマイグレーシヨンによる不良、
ヒロツクの発生によつて層間のシヨートを生じる
等の問題点がある。これらは全て、Al原子がマ
イグレーシヨンし易いことに起因しており、電流
を流さず熱処理だけでもマイグレーシヨンを生じ
て配線膜が断線する。
そこで、特にヒロツク発生の問題点をなくすた
めに、従来、第5図に示す如く、Al層1の間に
WやTi等の金属層2を介在させて重層構造にし
た薄膜装置があるが、この方法でも完全にヒロツ
クを防止することができない問題点があつた。な
お、第3図中、3はSiO2酸化膜である。
〔問題点を解決するための手段〕
本発明装置は、例えば第1図に示す如く、Cを
含有したAl層4を金属層5を介在させて重層構
造としてなる。
〔作用〕
Cを含有したAl層4を重層構造とすることに
よりヒロツクを発生しない。
〔実施例〕
第1図は本発明装置の一実施例の断面図を示
す。同図中、4はCを含有するAl層で、C濃度
は比較的高く(10%〜20%)設定されている。5
はAlにC濃度が比較的低く(0.1%以下)含有さ
れた金属層である。Al層4の間に金属層5が介
在された重層構造とされている。なお、金属層5
はAlにCを含有されたものの他に、従来と同様
のTiやWの金属層でもよい。
ここで、AlにCを混入する方法について説明
する。Al膜中にイオン注入によりCをドープす
ると、Cの0.1%以上の注入で比抵抗は徐々に増
加するも450℃の熱処理でCが析出してしまう。
これはCとAlとが結合状態にないために、固有
限(0.1%)以上のCが熱処理で析出するものと
考えられる。
そこで、AlとCとが結合している状態でAl膜
中へのCの導入を行なつた結果、熱処理後もCの
析出がないことが見出される。然るに、この場
合、Cの濃度が一定値以上になる抵抗が指数関数
的に増加するので配線として使用できなくなる。
第2図は結合状態のC濃度{C/(Al+C)}を
変化した場合の比抵抗変化を熱処理前及び熱処理
後の条件で示した図である。同図より明らかな如
く、熱処理前及び熱処理後ともにC濃度が20%以
下であれば比抵抗の増加が殆どなく、又、450℃
の熱処理で比抵抗が1/2になることがわかる。
X線測定の結果、Cを混入したAl膜は配向し
た微結晶になつていることがわかり、Cがこの結
晶粒界に入つていることが考えられる。このた
め、熱処理時でもAl原子のマイグレーシヨンが
抑えられて結晶の成長は急速に起らず、又、電流
密度増加に判うエレクトロマイグレーシヨンも抑
えられ、ヒロツクの発生もない。特に600℃の熱
処理においてもヒロツクの発生はなく(Cを混入
しないものでは400℃の熱処理でヒロツクを生じ
る)、従来装置のAl膜にはない優れた特性を有す
る。本発明では100nm以下の結晶粒径を持つた
微結晶になつていることも特徴になつている。こ
の場合、CとAl原子の結合状態をX線光電子分
析装置によつて測定したが、これらは完全に化学
結合していることが確かめられた。
なお、Al層4のC濃度は本発明の場合、必ず
しも20%以下でなくてもよい。
第3図は本発明装置の他の実施例の断面図を示
す。同図中、6はSi基板、7はSiO2配化膜、7
aはコンタクトホール、10は拡散層である。8
はC濃度が比較的高いAl層、9はC濃度が比較
的低いAl金属層であり、Al層8の間に金属層9
が介在された重層構造とされている。下層のAl
層8はSi基板6とコンタクトをとられている。
Al層8は、基板6のSiがAl中に拡散するのを防
ぐために、Siが導入されている。
このものも、前記第1図示の実施例と同様の理
由により、エレクトロマイグレーシヨンやヒロツ
クを発生することがない。
ここで、第3図に示す薄膜装置を形成する方法
について説明する。第4図Aにおいて、Si基板6
上に熱酸化又はCVD法によりSiO2層7を7000Å
の膜厚で形成し、同図Bに示すようにコンタクト
形成部を開口し、不純物を注入して熱処理により
活性化し、拡散層10を形成する。
次に、同図Bに示すようにプラズマCVD法に
よりAl膜中に結合した状態で炭素を15%含んだ
Al膜8を2000Å形成する。形成条件は平行平板
型プラズマCVD装置により、2.3Torrのガス圧力
で、13.56MHzのRFプラズマ中であり、トリメチ
ルアルミニウム(CH33AlガスとH2希釈ガスの
混合ガスをプラズマ中に導入してAlを堆積する。
基板温度は50〜100℃の低温に保つことも結晶粒
径を小さくするには必要である。
また、コンタクト部でSi基板6と接触するAl
−C膜では基板のSiがAl中に拡散するのを防ぐ
ために、あらかじめ1〜2%程度のSiを導入す
る。導入方法としては、トリメチルアルミ、水素
ガスにSiH4(シラン)ガスを混合してプラズマ
CVD法により行なう。
SiとCとも含んだコンタクト拡散膜は上に述べ
た2000Åで良く、更に、CVD法又はスパツタ法
などにより6000ÅのAl膜9を堆積後、上と同じ
方法により2000ÅのAl−C−Si膜8を形成する
(同図C)。
〔発明の効果〕
本発明によれば、Cを含有したAl層を重層構
造にすることにより、ヒロツクを完全に防止し
得、層間のシヨート等の事故を未然に防止得る等
の特長を有する。
【図面の簡単な説明】
第1図は本発明装置の一実施例の断面図、第2
図はカーボン濃度対比抵抗特性図、第3図は本発
明装置の他の実施例の断面図、第4図は第3図示
の装置を形成する図、第5図は従来装置の一例の
断面図である。 図中において、3,7はSiO2酸化膜、4,8
はCを含有したAl層、5,9は金属層、6はSi
基板、7aはコンタクトホール、10は拡散層で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 炭素を含有されたアルミニウム層4,8を、
    金属層5,9を介在させて重層構造にしてなるこ
    とを特徴とする薄膜装置。 2 該アルミニウム層4,8は炭素濃度を比較的
    高く設定されており、該金属層5,9は炭素濃度
    を比較的低く設定されていることを特徴とする特
    許請求の範囲第1項記載の薄膜装置。 3 該アルミニウム層8は、Si基板6とのコンタ
    クト部に設けられ、更にSiを含有してなることを
    特徴とする特許請求の範囲第1項記載の薄膜装
    置。 4 最下層の該アルミニウム層8は、基板6との
    コンタクト部に設けられてなることを特徴とする
    特許請求の範囲第1項又は第2項記載の薄膜装
    置。 5 最上層のアルミニウム層8は、炭素濃度を比
    較的高く設定されており、配線の表面を覆つてな
    る特許請求の範囲第3項記載の薄膜装置。 6 炭素を含有されたアルミニウム層4,8を金
    属層5,9を介在させて重層構造にした薄膜装置
    を形成するに際し、プラズマ中で形成してなるこ
    とを特徴とする薄膜装置の形成方法。 7 炭素濃度を比較的高く含有されたアルミニウ
    ム層4,8を、炭素濃度を比較的低く含有された
    金属層5,9を介在させて重層構造にした薄膜装
    置を形成するに際し、プラズマ中で形成してなる
    ことを特徴とする薄膜装置の形成方法。
JP19344686A 1986-08-19 1986-08-19 薄膜装置及びその形成方法 Granted JPS6348846A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP19344686A JPS6348846A (ja) 1986-08-19 1986-08-19 薄膜装置及びその形成方法
EP87111993A EP0256557B1 (en) 1986-08-19 1987-08-18 Semiconductor device having thin film wiring layer and method of forming thin wiring layer
DE8787111993T DE3783405T2 (de) 1986-08-19 1987-08-18 Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
KR1019870009034A KR900006486B1 (ko) 1986-08-19 1987-08-19 박막배선층을 갖는 반도체장치 및 그의 박막배선층 형성방법
US07/740,872 US5148259A (en) 1986-08-19 1991-07-31 Semiconductor device having thin film wiring layer of aluminum containing carbon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19344686A JPS6348846A (ja) 1986-08-19 1986-08-19 薄膜装置及びその形成方法

Publications (2)

Publication Number Publication Date
JPS6348846A JPS6348846A (ja) 1988-03-01
JPH0260211B2 true JPH0260211B2 (ja) 1990-12-14

Family

ID=16308126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19344686A Granted JPS6348846A (ja) 1986-08-19 1986-08-19 薄膜装置及びその形成方法

Country Status (1)

Country Link
JP (1) JPS6348846A (ja)

Also Published As

Publication number Publication date
JPS6348846A (ja) 1988-03-01

Similar Documents

Publication Publication Date Title
JPS6039866A (ja) 集積半導体回路
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
US5494860A (en) Two step annealing process for decreasing contact resistance
JP3244058B2 (ja) 半導体装置の製造方法
JP3240725B2 (ja) 配線構造とその製法
JP2002203899A (ja) 銅相互接続構造の形成方法
US5851581A (en) Semiconductor device fabrication method for preventing tungsten from removing
JP3021996B2 (ja) アルミニウム配線およびその形成方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH10209156A (ja) 半導体装置及びその形成方法
JPH0260211B2 (ja)
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPS60119755A (ja) 多層配線半導体集積回路装置
JP2001176875A (ja) 半導体装置
JPH1022390A (ja) 半導体装置の製造方法
JPH02188921A (ja) 高融点金属多層膜形成法
JPH05102148A (ja) 半導体装置
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH03250627A (ja) 半導体装置及びその製造方法
JPH04216630A (ja) 半導体素子の配線形成方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPH05275424A (ja) 半導体装置の製造方法
JPH05308057A (ja) 半導体装置の製造方法
JPH0428233A (ja) 半導体装置及びその製造方法
JPS5844767A (ja) 半導体装置