JPH0260152B2 - - Google Patents

Info

Publication number
JPH0260152B2
JPH0260152B2 JP58162872A JP16287283A JPH0260152B2 JP H0260152 B2 JPH0260152 B2 JP H0260152B2 JP 58162872 A JP58162872 A JP 58162872A JP 16287283 A JP16287283 A JP 16287283A JP H0260152 B2 JPH0260152 B2 JP H0260152B2
Authority
JP
Japan
Prior art keywords
time
flag
storage area
time information
time storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58162872A
Other languages
English (en)
Other versions
JPS6053875A (ja
Inventor
Yasuhide Kihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58162872A priority Critical patent/JPS6053875A/ja
Publication of JPS6053875A publication Critical patent/JPS6053875A/ja
Publication of JPH0260152B2 publication Critical patent/JPH0260152B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、時刻情報管理装置に係り、特に電源
断(パワーダウン)が発生した時刻を正確に把握
することが可能となる時刻情報管理装置に関す
る。
(b) 従来技術と問題点 データ処理システム或いはデータ収集システム
等においては、システム稼働中に発生した電源断
時刻に関する情報を記録する機能が設けられる。
このパワーダウン時刻を把握するための方法とし
て、従来では例えばシステム電源とは独立した電
源にて動作する時計手段を設け、この時計手段の
出力を用いてパワーダウン時刻を記録する方式が
提案されている(特開昭54−155741号公報)。し
かるにこのような方式では、システムのパワーダ
ウンに影響のない電源を確保する必要があり、さ
らに、パワーダウン時の処理装置(CPU)等の
時刻記録シーケンスを保障する必要がある。この
結果、パワーダウン時刻記録のための機構、処理
の複雑化を招く欠点を生ずるものであつた。
(c) 発明の目的 本発明の目的は、上述した従来の欠点を取除く
べく、簡単な構成でパワーダウン時刻の検出、把
握を可能とする時刻情報の管理装置を提供するに
ある。
(d) 発明の構成 上記目的を達成するため本発明においては、時
刻情報を所定タイミングで順次書込まれる複数の
記憶領域と、時刻情報の書込みを終了した毎に、
書込み終了の記憶領域を示すように表示を更新す
るフラグ手段を設け、パワーダウンが発生した後
に、そのフラグ手段により表示される書込みが終
了した記憶領域に記録される時刻情報を、当該パ
ワーダウン時刻として読出すよう構成したもので
ある。以下実施例を用いて本発明を詳述する。
(e) 発明の実施例 第1図は本発明の原理を示す図である。即ち本
発明では、時計手段1の発する時刻情報を、一定
タイミング毎に格納手段2に常時書込むものであ
る。格納手段2上には、例えば2つの時刻記憶領
域A2−1、時刻記憶領域B2−2を設ける。つ
まり、時刻情報をこれら時刻記憶領域A2−1、
時刻記憶領域B2−2に交互に、且つ所定のタイ
ミング毎に書込む。また、時刻情報を書込んだ領
域を示すためのフラグF2−2も設けておくもの
である。
このように構成することによつて、例えば上記
時刻情報を一方の領域に書込み中にパワーダウン
が生じても、他方の時刻情報は保証されている。
これは、上記フラグ手段の示す表示から容易に判
断できるものである。
第2図は発明の一実施例を示す図である。また
第3図、第4図は第2図実施例の動作を示すフロ
ーチヤートである。以下これらフローチヤートを
基に、実施例の動作を説明する。
10は時計であり、時刻を計時するものであ
る。20は不揮発性メモリであり、21,22は
時刻記憶領域であり、不揮発性メモリ20の一部
として少なくとも時刻記憶領域A21、時刻記憶
領域B22が設けられている。23はフラグであ
り、上記複数の時刻記憶領域のうち、この時刻記
憶領域を有効とするのかを示すものである。30
は制御部であり、各部の制御を行う。31は時刻
記憶手段であり、時計10の出力を不揮発性メモ
リ20に書込むものである。32はフラグ検出部
であり、フラグ23の検出を行うものである。3
3は時刻読出し部であり、不揮発性メモリ20よ
り時刻情報を読み出すものである。34,35は
アドレス選択部であり、不揮発性メモリ20内の
書き込み、読出しアドレスを選択するものであ
る。
第1図と第2図との対応を説明する。
時計手段1は時計10にあたる。
時刻記憶手段3は時刻記憶部31及びアドレス
選択部34にあたる。
格納手段2は不揮発性メモリ20にあたり、時
刻記憶領域A2−1は時刻記憶領域21にあた
り、時刻記憶領域A2−2は時刻記憶領域22に
あたる。
フラグ手段2−3はフラグ23にあたる。
まず制御部30は、一定周期或いは所定のタイ
ミングで第3図に示す時刻書換えルーチンを実行
する。以下に述べる各部30〜35の機能は、例
えば処理装置(CPU)によるソフト的処理(プ
ログラム処理)でも実現され得ることは勿論であ
る。
制御部30は、フラグ検出部32に起動命令を
発するともに、時刻書込み部31へ時刻書換え命
令を出力する。フラグ検出部32は、不揮発性メ
モリ(第1図)2上のフラグ23の状態を検知す
る。フラグ23は、本実施例では1ビツトで足
り、“1”がA領域21、“0”がB領域を示すも
のとする。フラグ検出部32は、検知したフラグ
23の状態(例えば“1”とする)を書込み部3
1に通知するとともに、アドレス選択部34を、
フラグ23で示されていない側の領域(この場合
時刻記憶領域B22)側に切換える。フラグ23
の状態を受信した時刻記憶部31は、まず時計1
の出力する時刻を、アドレス選択部34で示され
る領域に書込む。この時刻情報の書込みが終了す
れば、時刻記憶部31は、フラグ検出部32より
受信したフラグ情報に基いて、フラグ23の状態
を更新する。即ちこの場合、時刻記憶領域B22
への書込み終了を示すように、フラグ23を
“0”に反転せしめる。このフラグ更新により、
時刻記憶部31から終了通知が制御部30へ出力
され、第3図に示す単位の時刻書換えルーチンを
終了する。次のタイミングでこのルーチンを実行
した場合は、今度は時刻記憶領域21側に、当該
時点の時刻情報が書込まれ、またフラグ23が再
びセツト“1”された状態となる。
次に第4図によつて、パワーダウン時刻検出動
作を説明する。このルーチンは、パワーダウンが
発生した後、再び電源が復旧した時の電源復旧ル
ーチンの中で実行されると考えてよい。まず制御
部30は、フラグ検出部32に起動命令を発する
とともに、時刻読出し部33へパワーダウン時刻
読出しの命令を発する。
フラグ検出部32は、フラグ23の状態を見
て、フラグ23が示す時刻記憶領域側へ、アドレ
ス選択部35を切換える。これにより、時刻読出
し部33による時刻記憶領域A21或いは時刻記
憶領域B22に記憶される時刻情報TMの読出し
が行なわれる。読出された時刻情報TMは、例え
ば図示しないプリンタ等に表示出力される。
以上の如く本実施例によれば、フラグ23の示
す領域のの時刻情報を読出すだけでパワーダウン
の発生した時刻を検出できる。これは、例えば上
述した時刻書替えルーチン実行中でパワーダウン
が発生した場合でも保証されるものである。更
に、上記フラグ23の書換え中にパワーダウンが
発生したとしても、両方の記憶領域A,Bに記録
される情報は正しいものであり、フラグはどちら
の領域を示していても構わない。
(f) 発明の効果 以上説明した如く本発明によれば、パワーダウ
ン時の時刻記録シーケンス等の処理をも必要とせ
ず、簡単な構成で、しかも確実にパワーダウン時
刻を把握できる。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発
明の一実施例を示す図、第3図、第4図は第2図
実施例の動作を示すフローチヤートである。 1は時計手段、2は格納手段、23はフラグ、
34,35はアドレス選択部をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 時刻情報を出力する時計手段と、 時刻情報が記録される複数の時刻記憶領域を有
    する格納手段と、 一定周期或いは所定のタイミングで該時計手段
    の出力する時刻情報を該格納手段の時刻記憶領域
    へ書込む時刻記憶手段と、 該時刻記憶手段によつて時刻情報の書込みが終
    了した記憶領域を表示するフラグ手段と、 各部を制御する制御部と、 を設け、 前記制御部は、時計手段の出力する時刻情報を
    格納手段に設けられる各時刻記憶領域へ順次記録
    するとともに、書込みの終了した時刻記憶領域に
    応じて前記フラグ手段の表示を更新し、電源断
    が、発生した場合は、前記フラグ手段により表示
    される、書込みが終了した時刻記憶領域に記憶さ
    れる時刻情報を電源断発生時刻として読出すこと
    を特徴する時刻情報管理装置
JP58162872A 1983-09-05 1983-09-05 時刻情報管理装置 Granted JPS6053875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58162872A JPS6053875A (ja) 1983-09-05 1983-09-05 時刻情報管理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58162872A JPS6053875A (ja) 1983-09-05 1983-09-05 時刻情報管理装置

Publications (2)

Publication Number Publication Date
JPS6053875A JPS6053875A (ja) 1985-03-27
JPH0260152B2 true JPH0260152B2 (ja) 1990-12-14

Family

ID=15762864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58162872A Granted JPS6053875A (ja) 1983-09-05 1983-09-05 時刻情報管理装置

Country Status (1)

Country Link
JP (1) JPS6053875A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845589A (ja) * 1981-09-11 1983-03-16 Chino Works Ltd 停電時の時計機能補償回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5573814U (ja) * 1978-11-17 1980-05-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845589A (ja) * 1981-09-11 1983-03-16 Chino Works Ltd 停電時の時計機能補償回路

Also Published As

Publication number Publication date
JPS6053875A (ja) 1985-03-27

Similar Documents

Publication Publication Date Title
KR100871027B1 (ko) 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법
JPH01231150A (ja) バツクアツプデータダンプ制御方法及び装置
KR930022379A (ko) 메모리 카드 장치
JPH1125002A (ja) 記憶装置、データの書込み方法、データの読出方法及び記録媒体
KR20030065355A (ko) 기억장치, 데이터 처리 방법 및 데이터 처리 프로그램
JPH0652694A (ja) フラッシュメモリの寿命検出方式
US7062682B2 (en) Data recorder and data recording method avoiding data loss due to data transfer error
JPH0260152B2 (ja)
JPH10124403A (ja) ブロック消去型フラッシュメモリの書込み方法
JPH01191246A (ja) 外部記憶装置の書込み保障方式
JP3921751B2 (ja) 記録装置及び記録方法並びに記録再生装置
JP2003263894A (ja) 不揮発性半導体メモリ装置の制御方法
JPS6118218B2 (ja)
JPS61156427A (ja) 磁気デイスク装置コントロ−ラ
JPH0820933B2 (ja) データ書き込み方法およびその装置
JPS6289273A (ja) 磁気デイスク装置
JP3539823B2 (ja) 割込み制御回路
JPH0833803B2 (ja) 記憶制御装置
JPH04123242A (ja) 書込みエラー識別方式
JPH11222365A (ja) エレベータ制御装置
JPS62234274A (ja) 追記型光デイスク装置
JPH01199361A (ja) 磁気ディスク制御装置
JPS61283074A (ja) 光学式情報装置
JPS5985557A (ja) フアイル制御システム
JPH05151099A (ja) メモリカード装置