JPH0256846B2 - - Google Patents
Info
- Publication number
- JPH0256846B2 JPH0256846B2 JP7088184A JP7088184A JPH0256846B2 JP H0256846 B2 JPH0256846 B2 JP H0256846B2 JP 7088184 A JP7088184 A JP 7088184A JP 7088184 A JP7088184 A JP 7088184A JP H0256846 B2 JPH0256846 B2 JP H0256846B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- resistors
- voltage source
- capacitance
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、低域通過フイルタなどに好適な集積
回路に関する。
回路に関する。
近年、電気回路の集積化(モノリシツクIC化、
以下、IC化という)が急速に進み、これととも
に、さらに、電気回路の小型化、低コスト化を実
現する上で、従来、集積回路に外付けされていた
フイルタブロツクのIC化が重要な課題となりつ
つある。ところで、従来のフイルタは、大部分が
インダクタンスL、コンデンサC、抵抗Rで構成
されていたが、インダクタンスLのIC化が困難
であつたために、インダクタンスLを含まず、
IC化に適したコンデンサC、抵抗Rおよび増幅
器でもつて構成するようにしたアクテイブフイル
タが開発される。
以下、IC化という)が急速に進み、これととも
に、さらに、電気回路の小型化、低コスト化を実
現する上で、従来、集積回路に外付けされていた
フイルタブロツクのIC化が重要な課題となりつ
つある。ところで、従来のフイルタは、大部分が
インダクタンスL、コンデンサC、抵抗Rで構成
されていたが、インダクタンスLのIC化が困難
であつたために、インダクタンスLを含まず、
IC化に適したコンデンサC、抵抗Rおよび増幅
器でもつて構成するようにしたアクテイブフイル
タが開発される。
第1図は2次低域通過フイルタ(以下、低域通
過フイルタをLPFという)を構成するアクテイ
ブフイルタの一従来例を示す構成図であつて1は
信号入力端子、2は信号出力端子、3は増幅器
R1,R2は抵抗、C1,C2はコンデンサである。
過フイルタをLPFという)を構成するアクテイ
ブフイルタの一従来例を示す構成図であつて1は
信号入力端子、2は信号出力端子、3は増幅器
R1,R2は抵抗、C1,C2はコンデンサである。
同図において、信号入力端子1に供給される信
号をυ1、信号出力端子2に得られる信号をυ2とす
ると、この2次LPFの伝達関数υ2/υ1は υ2/υ1=K・1/R1R2C1C2/s2+s〔1/
R1C1+1/R2C1+(1−K)1/R2C2〕+1/R1R2C1C2
……(1) 共振周波数0と回路の良さQは 0=1/2π√R1R2C1C2 ……(2) でそれぞれ与えられる。
号をυ1、信号出力端子2に得られる信号をυ2とす
ると、この2次LPFの伝達関数υ2/υ1は υ2/υ1=K・1/R1R2C1C2/s2+s〔1/
R1C1+1/R2C1+(1−K)1/R2C2〕+1/R1R2C1C2
……(1) 共振周波数0と回路の良さQは 0=1/2π√R1R2C1C2 ……(2) でそれぞれ与えられる。
ところで、かかる構成の2次LPFをIC化する、
素子のバラツキによる特性上のバラツキが生ず
る。すなわち、ICチツプ内に形成されたコンデ
ンサの静電容量や抵抗の抵抗値は、半導体内の不
純物濃度やマスクずれなどのバラツキの影響を受
け、一例として示すと、 静電容量の絶対値:±20% 抵抗値の絶対値:±15% のように、大きな範囲で変動する。このために上
記の2次LPFにおいては、カツトオフ周波数も、
これについて第2図に示すようなaからbの範囲
で変動し、上記の例では、最悪の場合、カツトオ
フ周波数cが±35%変動してしまうことになり、
実用化が極めて困難となる。
素子のバラツキによる特性上のバラツキが生ず
る。すなわち、ICチツプ内に形成されたコンデ
ンサの静電容量や抵抗の抵抗値は、半導体内の不
純物濃度やマスクずれなどのバラツキの影響を受
け、一例として示すと、 静電容量の絶対値:±20% 抵抗値の絶対値:±15% のように、大きな範囲で変動する。このために上
記の2次LPFにおいては、カツトオフ周波数も、
これについて第2図に示すようなaからbの範囲
で変動し、上記の例では、最悪の場合、カツトオ
フ周波数cが±35%変動してしまうことになり、
実用化が極めて困難となる。
かかる問題点を解消するために、ICチツプ上
でレーザトリミングなどにより、抵抗値を変化さ
せて素子のバラツキを吸収するようにしたことも
実施されているが、精度、歩留り、コストの面な
どで今だ多くの問題点があり、一般民生用の集積
回路には、この方法はほとんど採用されていな
い。
でレーザトリミングなどにより、抵抗値を変化さ
せて素子のバラツキを吸収するようにしたことも
実施されているが、精度、歩留り、コストの面な
どで今だ多くの問題点があり、一般民生用の集積
回路には、この方法はほとんど採用されていな
い。
本発明の目的は、上記従来技術の欠点を除き素
子のバラツキを容易にかつ高い精度で除去するこ
とができ、特性のバラツキを低減して量産化に適
したアクテイブフイルタの集積回路を提供するに
ある。
子のバラツキを容易にかつ高い精度で除去するこ
とができ、特性のバラツキを低減して量産化に適
したアクテイブフイルタの集積回路を提供するに
ある。
この目的を達成するために、本発明は、アクテ
イブフイルタを構成するコンデンサを半導体の接
合容量でもつて形成し、該接合容量の有する静電
容量の絶対値をバイアスでもつて変化させて該静
電容量や抵抗の抵抗値の絶対値のバラツキを吸収
するようにした点に特徴がある。
イブフイルタを構成するコンデンサを半導体の接
合容量でもつて形成し、該接合容量の有する静電
容量の絶対値をバイアスでもつて変化させて該静
電容量や抵抗の抵抗値の絶対値のバラツキを吸収
するようにした点に特徴がある。
以下、本発明の実施例を図面について説明す
る。
る。
第3図は本発明による集積回路の一実施例を示
す構成図であつて、2は信号出力端子、4,5は
増幅器、6は信号源、R1,R2は抵抗、C1,C2は
コンデンサ、V0は定電圧源、V1は可変電圧源、
R3は定電圧源V0の出力インピーダンスである。
す構成図であつて、2は信号出力端子、4,5は
増幅器、6は信号源、R1,R2は抵抗、C1,C2は
コンデンサ、V0は定電圧源、V1は可変電圧源、
R3は定電圧源V0の出力インピーダンスである。
第3図は2次元LPFを構成するものであつて
増幅器4,5は入力インピーダンスが無限大で出
力インピーダンスが零であり、かつ、利得がK1
の理想増幅器であつて、抵抗R1,R2とコンデン
サC1,C2は2次元LPFの時定数回路を形成して
いる。また、コンデンサC1,C2はP形半導体と
N形半導体とからなる接合容量である。さらにコ
ンデンサC1と増幅器4との接合点は交流的に接
地され、また、コンデンサC2と増幅器5との接
続点も交流的に接続されている。
増幅器4,5は入力インピーダンスが無限大で出
力インピーダンスが零であり、かつ、利得がK1
の理想増幅器であつて、抵抗R1,R2とコンデン
サC1,C2は2次元LPFの時定数回路を形成して
いる。また、コンデンサC1,C2はP形半導体と
N形半導体とからなる接合容量である。さらにコ
ンデンサC1と増幅器4との接合点は交流的に接
地され、また、コンデンサC2と増幅器5との接
続点も交流的に接続されている。
さて、信号源6からの信号υ3は、定電圧源V0
によつて直流電位が与えられ、抵抗R1とコンデ
ンサC1からなる1次LPFと、抵抗R2とコンデン
サC2とからなる1次LPFとにより、高域信号成
分が除去されて増幅器4の一方の入力端子に供給
される。増幅器4の他方の入力端子には、可変電
圧源V1から直流電圧のみが印加されている。そ
こで、増幅器4の出力端子には、入力信号をK1
倍した交流信号が可変電圧源V1の電位に応じた
直流電位V11で出力される。
によつて直流電位が与えられ、抵抗R1とコンデ
ンサC1からなる1次LPFと、抵抗R2とコンデン
サC2とからなる1次LPFとにより、高域信号成
分が除去されて増幅器4の一方の入力端子に供給
される。増幅器4の他方の入力端子には、可変電
圧源V1から直流電圧のみが印加されている。そ
こで、増幅器4の出力端子には、入力信号をK1
倍した交流信号が可変電圧源V1の電位に応じた
直流電位V11で出力される。
増幅器4の出力信号は、コンデンサC1を介し
て抵抗R1,R2の接続点に帰還される。この場合
コンデンサC1と抵抗R1は、増幅器4の出力端子
側からみて、1次LPF(高域通過フイルタ)を構
成し、このために、上記の帰還信号は、この1次
HPFと、コンデンサC2と抵抗R2とによる1次
LPFとにより、1次の帯域通過フイルタ効果を
受け、ピークをもつ周波数特性が得られる。この
ために、抵抗R1,R2とコンデンサC1,C2とによ
る2次LPFの減衰特性は、上記の帰還をかけな
い場合よりも、急峻なものとなる。
て抵抗R1,R2の接続点に帰還される。この場合
コンデンサC1と抵抗R1は、増幅器4の出力端子
側からみて、1次LPF(高域通過フイルタ)を構
成し、このために、上記の帰還信号は、この1次
HPFと、コンデンサC2と抵抗R2とによる1次
LPFとにより、1次の帯域通過フイルタ効果を
受け、ピークをもつ周波数特性が得られる。この
ために、抵抗R1,R2とコンデンサC1,C2とによ
る2次LPFの減衰特性は、上記の帰還をかけな
い場合よりも、急峻なものとなる。
かかる2次LPFにおいて、時定数回路を形成
する抵抗R1,R2とコンデンサC1,C2の夫々の値
の絶対値のバラツキは、コンデンサC1,C2が接
合容量で形成されていることから、次のように吸
収される。
する抵抗R1,R2とコンデンサC1,C2の夫々の値
の絶対値のバラツキは、コンデンサC1,C2が接
合容量で形成されていることから、次のように吸
収される。
増幅器4,5の夫々の一方の入力端子には、共
通の定電圧源V0から電圧が等しく与えられてお
り、また、夫々の他方の入力端子には、可変電圧
源V1から等しい電圧が与えられている。さらに、
増幅器4,5は、夫々の出力端子の直流電位が、
夫々の利得K1を変えることなく、可変電圧源V1
の直流電位の変動だけで変化するように構成され
ており、このためには、コンデンサC1,C2の両
端の印加電圧は、可変電圧源V1の直流電位によ
つて自由に変化させることができる。これによ
り、コンデンサC1,C2の静電容量の絶対値を変
化させることができ、抵抗R1,R2およびコンデ
ンサC1,C2の絶対値のバラツキを吸収すること
ができる。また、増幅器4,5の利得はともに
K1と等しいから、コンデンサC1,C2の両端にか
かる印加電圧は互いに等しく変化し、コンデンサ
C1,C2の静電容量は常に一定となつて上記(3)式
で表わされるQの値は変動しない。したがつて、
この実施例では、Qの値、すなわち、肩特性を変
化させることなく、時定数回路を形成する抵抗
R1,R2およびコンデンサC1,C2の絶対値のバラ
ツキが吸収でき、カツトオフ周波数cを調整する
ことができる。
通の定電圧源V0から電圧が等しく与えられてお
り、また、夫々の他方の入力端子には、可変電圧
源V1から等しい電圧が与えられている。さらに、
増幅器4,5は、夫々の出力端子の直流電位が、
夫々の利得K1を変えることなく、可変電圧源V1
の直流電位の変動だけで変化するように構成され
ており、このためには、コンデンサC1,C2の両
端の印加電圧は、可変電圧源V1の直流電位によ
つて自由に変化させることができる。これによ
り、コンデンサC1,C2の静電容量の絶対値を変
化させることができ、抵抗R1,R2およびコンデ
ンサC1,C2の絶対値のバラツキを吸収すること
ができる。また、増幅器4,5の利得はともに
K1と等しいから、コンデンサC1,C2の両端にか
かる印加電圧は互いに等しく変化し、コンデンサ
C1,C2の静電容量は常に一定となつて上記(3)式
で表わされるQの値は変動しない。したがつて、
この実施例では、Qの値、すなわち、肩特性を変
化させることなく、時定数回路を形成する抵抗
R1,R2およびコンデンサC1,C2の絶対値のバラ
ツキが吸収でき、カツトオフ周波数cを調整する
ことができる。
第4図は第3図の2次LPFの一実施例を示す
回路図であつて、7は信号入力端子、R4〜R12は
抵抗、C3は外付けコンデンサ、Q1〜Q9はNPN形
のトランジスタ、I1〜I7は定電流源、V2は定電圧
源であり、第3図に対応する部分には同一符号を
つけている。
回路図であつて、7は信号入力端子、R4〜R12は
抵抗、C3は外付けコンデンサ、Q1〜Q9はNPN形
のトランジスタ、I1〜I7は定電流源、V2は定電圧
源であり、第3図に対応する部分には同一符号を
つけている。
第4図において、トランジスタQ6,Q7、抵抗
R7〜R9および定電流源I5でもつて利得K1の第1
の差動増幅器を構成し、この第1の差動増幅器は
第3図の増幅器4に相当する。また、トランジス
タQ8,Q9、抵抗R10〜R12および定電流源I7で利
得K1の第2の差動増幅器を構成し、これは第3
図の増幅器5に相当する。抵抗R4,R5はトラン
ジスタQ2,Q3のベース直流電位を等しくするも
のであり、また、抵抗R6はトランジスタQ8のベ
ース直流電位をトランジスタQ6のベース直流電
位と等しくなるように設定するためのものであ
る。
R7〜R9および定電流源I5でもつて利得K1の第1
の差動増幅器を構成し、この第1の差動増幅器は
第3図の増幅器4に相当する。また、トランジス
タQ8,Q9、抵抗R10〜R12および定電流源I7で利
得K1の第2の差動増幅器を構成し、これは第3
図の増幅器5に相当する。抵抗R4,R5はトラン
ジスタQ2,Q3のベース直流電位を等しくするも
のであり、また、抵抗R6はトランジスタQ8のベ
ース直流電位をトランジスタQ6のベース直流電
位と等しくなるように設定するためのものであ
る。
そこで、第1の差動増幅器のトランジスタQ6
のベース直流電位と第2の差動増幅器のトランジ
スタQ8のベース直流電位と等しくなり、またト
ランジスタQ7,Q9のベース端子には、ともに可
変電圧源V1から電圧が印加されているから、ト
ランジスタQ7,Q9のコレクタ電位はともに可変
電圧源V1の電圧によつて変化する。このために
接合容量で構成されるコンデンサC1,C2の両端
に印加される直流電位の変化は等しく、コンデン
サC1,C2の静電容量の絶対値は、可変電圧源V1
の直流電位に応じて等しい割合で変化する。
のベース直流電位と第2の差動増幅器のトランジ
スタQ8のベース直流電位と等しくなり、またト
ランジスタQ7,Q9のベース端子には、ともに可
変電圧源V1から電圧が印加されているから、ト
ランジスタQ7,Q9のコレクタ電位はともに可変
電圧源V1の電圧によつて変化する。このために
接合容量で構成されるコンデンサC1,C2の両端
に印加される直流電位の変化は等しく、コンデン
サC1,C2の静電容量の絶対値は、可変電圧源V1
の直流電位に応じて等しい割合で変化する。
なお、第5図に接合容量のバイアス電圧依存特
性の一例を示す。同図において、φ拡散電位
(built−in potential)といゝ、通常約0.6〜0.7
(V)である。したがつて、同図から、接合容量
に印加する接合電圧を0.7(V)から4.7(V)程度
まで変化可能であるとすると、この接合容量の静
電容量を±35%程度変化させることができ時定数
回路における抵抗R1,R2およびコンデンサC1,
C2のバラツキを吸収することができる。
性の一例を示す。同図において、φ拡散電位
(built−in potential)といゝ、通常約0.6〜0.7
(V)である。したがつて、同図から、接合容量
に印加する接合電圧を0.7(V)から4.7(V)程度
まで変化可能であるとすると、この接合容量の静
電容量を±35%程度変化させることができ時定数
回路における抵抗R1,R2およびコンデンサC1,
C2のバラツキを吸収することができる。
なお、この実施例では、定電圧源V0,V2の直
流電位を夫々約4.5(V),10(V)、定電流源I5,I5
の電流値を夫々1(mA)、抵抗R9,R10の抵抗値
を夫々8(kΩ)とし、差動対を構成するトラン
ジスタQ7,Q9がコレクタ電流が夫々約0.2〜0.8
(mA)となるように可変電圧源V1の電圧を調整
することにより、コンデンサC1,C2の静電容量
を±35%程度変化させることができる。
流電位を夫々約4.5(V),10(V)、定電流源I5,I5
の電流値を夫々1(mA)、抵抗R9,R10の抵抗値
を夫々8(kΩ)とし、差動対を構成するトラン
ジスタQ7,Q9がコレクタ電流が夫々約0.2〜0.8
(mA)となるように可変電圧源V1の電圧を調整
することにより、コンデンサC1,C2の静電容量
を±35%程度変化させることができる。
第6図は第3図の2次LPFの他の具体例を示
す回路図であつて、R21〜R27は抵抗、Q21〜Q26
はトランジスタ、I11〜I14は定電流であり、第3
図、第4図に対応する部分には同一符号をつけて
いる。
す回路図であつて、R21〜R27は抵抗、Q21〜Q26
はトランジスタ、I11〜I14は定電流であり、第3
図、第4図に対応する部分には同一符号をつけて
いる。
第6図において、第3図の増幅器4として、差
動対のトランジスタQ22,Q23、抵抗R23〜R25お
よび定電流源I13からなる差動増幅器を用いまた、
第3図の増幅器5として、トランジスタQ26およ
び抵抗R26,R27とからなるエミツタ接地形増幅
器を用いている。この場合、これら差動増幅器と
エミツタ接地形増幅器との利得を等しくすること
により、前記(3)式で表わされるQを変化させるこ
となく、第4図の具体例と同様に時定数回路の各
素子のバラツキを接合容量からなるコンデンサ
C1,C2で吸収することができる。
動対のトランジスタQ22,Q23、抵抗R23〜R25お
よび定電流源I13からなる差動増幅器を用いまた、
第3図の増幅器5として、トランジスタQ26およ
び抵抗R26,R27とからなるエミツタ接地形増幅
器を用いている。この場合、これら差動増幅器と
エミツタ接地形増幅器との利得を等しくすること
により、前記(3)式で表わされるQを変化させるこ
となく、第4図の具体例と同様に時定数回路の各
素子のバラツキを接合容量からなるコンデンサ
C1,C2で吸収することができる。
なお、上記実施例は、CRによる2次LPFであ
つたが、本発明はこれに限られるものではなくた
とえば、第4図に示す2次LPFをn個縦続接続
して2n次LPFとし、同様にして、各時定数回路
の素子のバラツキを接合容量からなるコンデンサ
でもつて吸収することができることは明らかであ
る。
つたが、本発明はこれに限られるものではなくた
とえば、第4図に示す2次LPFをn個縦続接続
して2n次LPFとし、同様にして、各時定数回路
の素子のバラツキを接合容量からなるコンデンサ
でもつて吸収することができることは明らかであ
る。
以上説明したように、本発明によれば、アクテ
イブ低域通過フイルタの時定数回路を形成するコ
ンデンサを接合容量で構成するものであるから、
該接合容量によつて該時定数回路の素子のバラツ
キを容量に吸収することができるものであつて、
所望の低域通過特性を容易に、かつ高い精度で得
ることができ、従来、外付け部品であつたフイル
タブロツクを集積回路化を可能として、電気回路
のより小型化、低コスト化が実現される。
イブ低域通過フイルタの時定数回路を形成するコ
ンデンサを接合容量で構成するものであるから、
該接合容量によつて該時定数回路の素子のバラツ
キを容量に吸収することができるものであつて、
所望の低域通過特性を容易に、かつ高い精度で得
ることができ、従来、外付け部品であつたフイル
タブロツクを集積回路化を可能として、電気回路
のより小型化、低コスト化が実現される。
第1図は従来のアクテイブ低域通過フイルタの
一従来例を示す構成図、第2図は第1図のフイル
タ特性図、第3図は本発明による集積回路の一実
施例を示す構成図、第4図は第3図の一具体例を
示す回路図、第5図は接合容量のバイアス電圧依
存性を示す特性図、第6図は第3図の他の具体例
を示す回路図である。 2……信号出力端子、4,5……増幅器、6…
…入力信号源、R1,R2……抵抗、C1,C2……接
合容量からなるコンデンサ、V1……可変電圧源。
一従来例を示す構成図、第2図は第1図のフイル
タ特性図、第3図は本発明による集積回路の一実
施例を示す構成図、第4図は第3図の一具体例を
示す回路図、第5図は接合容量のバイアス電圧依
存性を示す特性図、第6図は第3図の他の具体例
を示す回路図である。 2……信号出力端子、4,5……増幅器、6…
…入力信号源、R1,R2……抵抗、C1,C2……接
合容量からなるコンデンサ、V1……可変電圧源。
Claims (1)
- 1 直列接続された第1、第2の抵抗と、可変電
圧源と、該第1、第2の抵抗を介した入力信号と
該可変電圧源の電圧とが供給され、かつ出力信号
を発生する第1の増幅器と、該可変電圧源の電圧
が供給される第2の増幅器と、該第1、第2の抵
抗の接続点と該第1の増幅器との間に接続された
第1のコンデンサと、該第1の増幅器の該入力信
号の入力端子と該第2の増幅器の出力端子との間
に接続された第2のコンデンサとからなり、該第
1、第2のコンデンサは接合容量でもつて形成
し、該可変電圧源の電圧を変化させることによ
り、該第1、第2のコンデンサの静電容量の比を
一定にしたまま、該静電容量の絶対値を変化させ
ることができるように構成したことを特徴とする
集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7088184A JPS60214620A (ja) | 1984-04-11 | 1984-04-11 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7088184A JPS60214620A (ja) | 1984-04-11 | 1984-04-11 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60214620A JPS60214620A (ja) | 1985-10-26 |
JPH0256846B2 true JPH0256846B2 (ja) | 1990-12-03 |
Family
ID=13444320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7088184A Granted JPS60214620A (ja) | 1984-04-11 | 1984-04-11 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60214620A (ja) |
-
1984
- 1984-04-11 JP JP7088184A patent/JPS60214620A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60214620A (ja) | 1985-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6155806B2 (ja) | ||
US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
JPH0516696B2 (ja) | ||
JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
JPH0256846B2 (ja) | ||
US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
EP0196883A2 (en) | Active filter circuits | |
JPH06104666A (ja) | 可変電圧電流変換回路 | |
JPS61170113A (ja) | 2次アクテイブ位相等価器 | |
JP3067286B2 (ja) | モノリシックフィルタ回路 | |
JPH0323011B2 (ja) | ||
JPS63244922A (ja) | キヤパシタンス回路 | |
JPH0257730B2 (ja) | ||
JPH0821831B2 (ja) | 積分回路 | |
JPH0648774B2 (ja) | 積分回路 | |
JPH0154884B2 (ja) | ||
JPH0964691A (ja) | アクティブフィルタ | |
JPS63232509A (ja) | 同調増幅器 | |
JP3148469B2 (ja) | フィルタ回路 | |
JPH0626296B2 (ja) | 無調整フイルタ | |
JP2953814B2 (ja) | 高域ろ波器 | |
JP2957796B2 (ja) | 移相回路 | |
JPH0462492B2 (ja) | ||
JPS60223317A (ja) | フイルタ集積回路 | |
JP3148458B2 (ja) | アクティブフィルタ |