JPH0254351A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH0254351A JPH0254351A JP63205558A JP20555888A JPH0254351A JP H0254351 A JPH0254351 A JP H0254351A JP 63205558 A JP63205558 A JP 63205558A JP 20555888 A JP20555888 A JP 20555888A JP H0254351 A JPH0254351 A JP H0254351A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- area
- data processing
- data
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 6
- 230000005764 inhibitory process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データ処理部がキャッシュメモリを介して
メモリ部からの情報を読み書きしながらデータ処理を行
うデータ処理システムに関するものである。
メモリ部からの情報を読み書きしながらデータ処理を行
うデータ処理システムに関するものである。
第３図は従来のデータ処理システムの構成を説明するブ
ロック図であり、１１はデータ処理部となるマイクロプ
ロセッサユニット（ＭＰＵ）で、キャッシュメモリ１２
に取り込んだデータを参照しながら所定のデータ処理を
行う。１３は第１メモリシステムで、ノンキャッシャブ
ル（ＮＣＡ）領域が既に登録されている。なお、ノンキ
ャッシャブル（ＮＣＡ）領域とは、Ｉ１０領域等キャッ
シュメモリ１２とそのメモリシステムとのデーター成性
が保証されない領域である。このため、キャッシュメモ
リ１２は、このノンキャッシャブル（ＮＣＡ）領域を直
接的または間接的に認識していなければならない。
ロック図であり、１１はデータ処理部となるマイクロプ
ロセッサユニット（ＭＰＵ）で、キャッシュメモリ１２
に取り込んだデータを参照しながら所定のデータ処理を
行う。１３は第１メモリシステムで、ノンキャッシャブ
ル（ＮＣＡ）領域が既に登録されている。なお、ノンキ
ャッシャブル（ＮＣＡ）領域とは、Ｉ１０領域等キャッ
シュメモリ１２とそのメモリシステムとのデーター成性
が保証されない領域である。このため、キャッシュメモ
リ１２は、このノンキャッシャブル（ＮＣＡ）領域を直
接的または間接的に認識していなければならない。
１４は第２メモリシステムで、この第２メモリシステム
１４には未登録のノンキャッシャブル（ＮＣＡ）領域を
保有している。
１４には未登録のノンキャッシャブル（ＮＣＡ）領域を
保有している。
以下、既存のシステム（ＭＰＵ１１．第１メモリシステ
ム１３．キャッシュメモリ１２等から構成される）に上
記未登録のノンキャッシャブル（ＮＣＡ）領域を保有す
る第２メモリシステム１４をシステムに追加する場合の
動作について説明する。
ム１３．キャッシュメモリ１２等から構成される）に上
記未登録のノンキャッシャブル（ＮＣＡ）領域を保有す
る第２メモリシステム１４をシステムに追加する場合の
動作について説明する。
ＭＰＵ１１は、既にある第１メモリシステム１３のＮＣ
Ａ領域は記憶しているので認識できるが、追加した第２
メモリシステム１４のノンキャッシャブル（ＮＣＡ）領
域は記憶していないため、第２メモリシステム１４のＮ
ＣＡ領域をアクセスするとき、ＭＰＵＩＩはキャッシュ
メモリ１２にＮＣＡ領域であることを知らずにアクセス
するので、第２メモリシステム１４のＮＣＡ領域がキャ
ッシングされてしまう。
Ａ領域は記憶しているので認識できるが、追加した第２
メモリシステム１４のノンキャッシャブル（ＮＣＡ）領
域は記憶していないため、第２メモリシステム１４のＮ
ＣＡ領域をアクセスするとき、ＭＰＵＩＩはキャッシュ
メモリ１２にＮＣＡ領域であることを知らずにアクセス
するので、第２メモリシステム１４のＮＣＡ領域がキャ
ッシングされてしまう。
そして、ＭＰＵ １１は第２メモリシステム１４のＮＣ
Ａ領域を記憶していないので、その領域を通常のメモリ
領域としてアクセスする。
Ａ領域を記憶していないので、その領域を通常のメモリ
領域としてアクセスする。
キャッシュメモリ１２がミス（所望とするデータが書込
まれていない場合）した場合、第２メモリシステム１４
のＮＣＡ領域のデータをキャッシュメモリ１２内に取り
込むと同時にＭＰＵ１１に送る。例えばこのデータがＩ
１０領域のデータであれば、他のシステムデバイスから
頻繁にそのデータは書き換えられているので、そのデー
タに対してキャッシュメモリ１２は、第２メモリシステ
ム１４とのデータの一致性を保持できなくなる。
まれていない場合）した場合、第２メモリシステム１４
のＮＣＡ領域のデータをキャッシュメモリ１２内に取り
込むと同時にＭＰＵ１１に送る。例えばこのデータがＩ
１０領域のデータであれば、他のシステムデバイスから
頻繁にそのデータは書き換えられているので、そのデー
タに対してキャッシュメモリ１２は、第２メモリシステ
ム１４とのデータの一致性を保持できなくなる。
そして、この状態で、同じ領域をＭＰＵ１１がアクセス
した場合は、キャッシュメモリ１２がヒツトするので、
第２メモリシステム１４の同領域のデータとは既に異な
るデータをＭＰＵＩＩに対して送出する。
した場合は、キャッシュメモリ１２がヒツトするので、
第２メモリシステム１４の同領域のデータとは既に異な
るデータをＭＰＵＩＩに対して送出する。
このように従来のデータ処理システムにおいては、ＭＰ
Ｕ１１が追加したメモリシステム、すなわち第２メモリ
システム１４のＮＣＡ領域を２度目にアクセスした場合
、第２メモリシステム１４上の実際のデータ内容と、キ
ャッシュメモリ１２上の内容とが一致していない状態が
発生する場合には、ＭＰＵ１１が誤動作するという問題
点があった。
Ｕ１１が追加したメモリシステム、すなわち第２メモリ
システム１４のＮＣＡ領域を２度目にアクセスした場合
、第２メモリシステム１４上の実際のデータ内容と、キ
ャッシュメモリ１２上の内容とが一致していない状態が
発生する場合には、ＭＰＵ１１が誤動作するという問題
点があった。
また、このようなノンキャッシャブル（ＮＣＡ）領域を
保有するシステムメモリを、既存のデータ処理装置に追
加することが実質的にできなくなるといった問題点もあ
った。
保有するシステムメモリを、既存のデータ処理装置に追
加することが実質的にできなくなるといった問題点もあ
った。
この発明は、上記の問題点を解決するためになされたも
ので、既存システムにノンキャッシャブル領域を保有す
るシステムメモリを新規に追加する場合に、キャッシュ
メモリにノンキャッシャブル領域の内容を新規に読み出
す際に、データ読み出し前にその領域がノンキャッシャ
ブル領域である旨を報知させるとともに、追加されたシ
ステムメモリのノンキャッシャブル領域をデータ処理部
のダイレクト転送処理に切り換えることにより、追加さ
れたシステムメモリの内容をデータ処理部に転送できる
とともに、ノンキャッシャブル領域を保有するシステム
メモリを既存のシステムに容易に拡張追加できるデータ
処理システムを得ることを目的とする。
ので、既存システムにノンキャッシャブル領域を保有す
るシステムメモリを新規に追加する場合に、キャッシュ
メモリにノンキャッシャブル領域の内容を新規に読み出
す際に、データ読み出し前にその領域がノンキャッシャ
ブル領域である旨を報知させるとともに、追加されたシ
ステムメモリのノンキャッシャブル領域をデータ処理部
のダイレクト転送処理に切り換えることにより、追加さ
れたシステムメモリの内容をデータ処理部に転送できる
とともに、ノンキャッシャブル領域を保有するシステム
メモリを既存のシステムに容易に拡張追加できるデータ
処理システムを得ることを目的とする。
この発明に係るデータ処理システムは、未登録のノンキ
ャッシャブル領域を保有するメモリ部と、キャッシュメ
モリからのメモリ部へのノンキャッシャブル領域アクセ
ス要求に対してキャッシング禁止信号を出力する禁止信
号発生手段とを設けたものである。
ャッシャブル領域を保有するメモリ部と、キャッシュメ
モリからのメモリ部へのノンキャッシャブル領域アクセ
ス要求に対してキャッシング禁止信号を出力する禁止信
号発生手段とを設けたものである。
この発明においては、未登録のノンキャッシャブル領域
を保有するメモリ部がシステムバス上に新規に接続され
て、キャッシュメモリからのメモリ部へのノンキャッシ
ャブル領域アクセス要求に対して禁止信号発生手段がキ
ャッシング禁止信号をキャッシュメモリに返信し、メモ
リ部に対する次のノンキャッシャブル領域アクセス要求
に対してキャッシュメモリが読み出されるデータをデー
タ処理部に転送させる。
を保有するメモリ部がシステムバス上に新規に接続され
て、キャッシュメモリからのメモリ部へのノンキャッシ
ャブル領域アクセス要求に対して禁止信号発生手段がキ
ャッシング禁止信号をキャッシュメモリに返信し、メモ
リ部に対する次のノンキャッシャブル領域アクセス要求
に対してキャッシュメモリが読み出されるデータをデー
タ処理部に転送させる。
第１図はこの発明の一実施例を示すデータ処理システム
の構成を説明するブロック図であり、１は新規に追加さ
れたメモリ部で、メモリシステム２、禁止信号発生手段
３から構成され、メモリシステムにはＭＰＵＩＩに対し
て未登録のＮＣＡ領域２ａを保有し、キャッシュメモリ
１２からのメモリシステム２へのノンキャッシャブル領
域アクセス要求に対して禁止信号発生手段３がキャッシ
ング禁止信号をキャッシュメモリ１２に返信し、メモリ
システム２に対する次のノンキャッシャブル領域アクセ
ス要求に対して読み出されるデータをキャッシュメモリ
１２がＭＰｔＪｌｌに転送する。以下、未登録のＮＣＡ
領域２ａのアクセス処理について説明する。
の構成を説明するブロック図であり、１は新規に追加さ
れたメモリ部で、メモリシステム２、禁止信号発生手段
３から構成され、メモリシステムにはＭＰＵＩＩに対し
て未登録のＮＣＡ領域２ａを保有し、キャッシュメモリ
１２からのメモリシステム２へのノンキャッシャブル領
域アクセス要求に対して禁止信号発生手段３がキャッシ
ング禁止信号をキャッシュメモリ１２に返信し、メモリ
システム２に対する次のノンキャッシャブル領域アクセ
ス要求に対して読み出されるデータをキャッシュメモリ
１２がＭＰｔＪｌｌに転送する。以下、未登録のＮＣＡ
領域２ａのアクセス処理について説明する。
既に第１メモリシステム１３にＮＣＡ領域２ａを保有す
るメモリシステム２をシステムバスに接続する。このと
き、ＭＰＵ１１にはメモリシステム２のＮＣＡ領域２ａ
が記憶されていないので、ＮＣＡ領域２ａを認識するこ
とはできない。
るメモリシステム２をシステムバスに接続する。このと
き、ＭＰＵ１１にはメモリシステム２のＮＣＡ領域２ａ
が記憶されていないので、ＮＣＡ領域２ａを認識するこ
とはできない。
従って、ＭＰＵ１１はメモリシステム２のＮＣＡ領域２
ａをアクセスする時、通常のメモリ領域としてアクセス
する。そして、キャッシュメモリ１２がミスすると、キ
ャッシュメモリ１２がその領域、すなわちＮＣ，Ａ領域
２ａのデータを取り込もうとするが、そのとき、メモリ
システム２は、その領域のキャッシングの禁止を示すＮ
ＣＡ信号を禁止信号発生手段３がキャシュメモリ１２に
返信する。これにより、キャシュメモリ１２はそのアク
セス領域をＮＣＡ領域２ａとして認識してキャッシング
を不実行する。
ａをアクセスする時、通常のメモリ領域としてアクセス
する。そして、キャッシュメモリ１２がミスすると、キ
ャッシュメモリ１２がその領域、すなわちＮＣ，Ａ領域
２ａのデータを取り込もうとするが、そのとき、メモリ
システム２は、その領域のキャッシングの禁止を示すＮ
ＣＡ信号を禁止信号発生手段３がキャシュメモリ１２に
返信する。これにより、キャシュメモリ１２はそのアク
セス領域をＮＣＡ領域２ａとして認識してキャッシング
を不実行する。
また、このとき、メモリシステム２はデータを出力しな
い。次にキャッシュメモリ２はＮＣＡ侶号を受は取って
いるので、再度メモリシステム２にアクセスし、そのデ
ータをキャッシュメモリ２に取り込まずに、直接ＭＰＵ
１１に転送する。
い。次にキャッシュメモリ２はＮＣＡ侶号を受は取って
いるので、再度メモリシステム２にアクセスし、そのデ
ータをキャッシュメモリ２に取り込まずに、直接ＭＰＵ
１１に転送する。
次に第２図を参照しながらこの発明によるメモリアクセ
ス制御動作について説明する。
ス制御動作について説明する。
第２図はこの発明によるメモリアクセス制御手順の一例
を説明するフローチャートである。なお、（１）〜（８
）は各ステップを示す。
を説明するフローチャートである。なお、（１）〜（８
）は各ステップを示す。
追加のメモリシステム２へのアクセス要求が発生するの
を待機しく１） メモリシステム２へのアクセス要求
が発生したら、キャッシュメモリ１２がミスかどうかを
判断しく２） Ｎｏならばステップ（８）に進み、
キャッシュメモリ１２からＭＰＵ１１に取り込みデータ
を転送しく８）、他の処理に移行する。
を待機しく１） メモリシステム２へのアクセス要求
が発生したら、キャッシュメモリ１２がミスかどうかを
判断しく２） Ｎｏならばステップ（８）に進み、
キャッシュメモリ１２からＭＰＵ１１に取り込みデータ
を転送しく８）、他の処理に移行する。
一方、ステップ（２）の判断で、ＹＥＳ （ミス）の場
合には、メモリシステム２へのアクセスを行う（３）
このとき、メモリシステム２へのアクセスエリアが
ＮＣＡ領域である場合には、次いで、禁止信号発生手段
３よりＮＣＡ信号が返信される（４） このＮＣＡ
信号をキャッシュメモリ１２が受信するのを待機しく５
）、受信したら、再度キャッシュメモリ１２がメモリシ
ステム２をアクセスしく６）、読み出したＮＣＡ領域の
データをＭＰＵ１１に直接転送しく７）、他の処理に移
行する。
合には、メモリシステム２へのアクセスを行う（３）
このとき、メモリシステム２へのアクセスエリアが
ＮＣＡ領域である場合には、次いで、禁止信号発生手段
３よりＮＣＡ信号が返信される（４） このＮＣＡ
信号をキャッシュメモリ１２が受信するのを待機しく５
）、受信したら、再度キャッシュメモリ１２がメモリシ
ステム２をアクセスしく６）、読み出したＮＣＡ領域の
データをＭＰＵ１１に直接転送しく７）、他の処理に移
行する。
以上説明したように、この発明は未登録のノンキャッシ
ャブル領域を保有するメモリ部と、キャッシュメモリか
らのメモリ部へのノンキャッシャブル領域アクセス要求
に対してキャッシング禁止信号を出力する禁止信号発生
手段とを設けたので、追加したメモリシステムのノンキ
ャッシャブル領域の内容をデータ処理部に転送できると
ともに、ノンキャッシャブル領域を保有するシステムメ
モリを既存のシステムに容易に拡張追加できる。従って
、拡張されたメモリシステムからのデータに基づくデー
タ処理を誤動作なく実行できる優れた効果を奏する。
ャブル領域を保有するメモリ部と、キャッシュメモリか
らのメモリ部へのノンキャッシャブル領域アクセス要求
に対してキャッシング禁止信号を出力する禁止信号発生
手段とを設けたので、追加したメモリシステムのノンキ
ャッシャブル領域の内容をデータ処理部に転送できると
ともに、ノンキャッシャブル領域を保有するシステムメ
モリを既存のシステムに容易に拡張追加できる。従って
、拡張されたメモリシステムからのデータに基づくデー
タ処理を誤動作なく実行できる優れた効果を奏する。
第１図はこの発明の一実施例を示すデータ処理システム
の構成を説明するブロック図、第２図はこの発明による
メモリアクセス制御手順の一例を説明するフローチャー
ト、第３図は従来のデータ処理システムの構成を説明す
るブロック図である。 図において、１はメモリ部、２はメモリシステム、３は
禁止信号発生手段、１１はＭＰＵ、１２はキャッシュメ
モリである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 二禁止信号発生手段 第２図
の構成を説明するブロック図、第２図はこの発明による
メモリアクセス制御手順の一例を説明するフローチャー
ト、第３図は従来のデータ処理システムの構成を説明す
るブロック図である。 図において、１はメモリ部、２はメモリシステム、３は
禁止信号発生手段、１１はＭＰＵ、１２はキャッシュメ
モリである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 二禁止信号発生手段 第２図
Claims (1)
- 登録されたノンキャッシャブル領域を保有するメモリ部
の内容をキャッシュメモリを介してデータ処理部に転送
してデータ処理を行うデータ処理システムにおいて、未
登録のノンキャッシャブル領域を保有するメモリ部と、
前記キャッシュメモリからの前記メモリ部へのノンキャ
ッシャブル領域アクセス要求に対してキヤッシング禁止
信号を出力する禁止信号発生手段とを具備したことを特
徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205558A JPH0254351A (ja) | 1988-08-18 | 1988-08-18 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205558A JPH0254351A (ja) | 1988-08-18 | 1988-08-18 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0254351A true JPH0254351A (ja) | 1990-02-23 |
Family
ID=16508883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205558A Pending JPH0254351A (ja) | 1988-08-18 | 1988-08-18 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0254351A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015534687A (ja) * | 2012-09-26 | 2015-12-03 | クアルコム，インコーポレイテッド | 異なるキャッシュ可能性を用いてページ横断命令を管理するための方法および装置 |
-
1988
- 1988-08-18 JP JP63205558A patent/JPH0254351A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015534687A (ja) * | 2012-09-26 | 2015-12-03 | クアルコム，インコーポレイテッド | 異なるキャッシュ可能性を用いてページ横断命令を管理するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249284A (en) | Method and system for maintaining data coherency between main and cache memories | |
| KR930016891A (ko) | 캐쉬 제어기 | |
| EP0533427A1 (en) | Computer memory control system | |
| JPH0254351A (ja) | データ処理システム | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH0784879A (ja) | キャッシュメモリ装置 | |
| JPH0553912A (ja) | キヤツシユメモリの制御方法 | |
| JP2637853B2 (ja) | キャッシュメモリ装置 | |
| JPH06274415A (ja) | 共有メモリシステム | |
| JP2000076179A (ja) | システムバス最適化方式 | |
| JPH04101251A (ja) | キャッシュメモリスヌープ方式 | |
| JPH0724043B2 (ja) | データ処理装置 | |
| JPH03210645A (ja) | キヤツシユ制御方式 | |
| JPH01258152A (ja) | メモリ制御装置 | |
| JPH06110798A (ja) | Ｉ／ｏ疑似動作装置 | |
| JPH0690684B2 (ja) | データ処理システム | |
| JPH1196103A (ja) | メモリ監視機能付ｉ／ｏコントローラ | |
| JPH06149677A (ja) | キャッシュメモリシステム | |
| JPH02235167A (ja) | 情報処理装置 | |
| JPH08235063A (ja) | データ処理装置及びキャッシュメモリ制御方法 | |
| JPH0675855A (ja) | キャッシュ制御方式 | |
| JP2000020489A (ja) | 計算機におけるデータ転送装置 | |
| JPH058458B2 (ja) | ||
| JPH0675905A (ja) | バス変換方式 | |
| JPH01258168A (ja) | マルチプロセッサシステム |