JPH04101251A - キャッシュメモリスヌープ方式 - Google Patents
キャッシュメモリスヌープ方式Info
- Publication number
- JPH04101251A JPH04101251A JP2218749A JP21874990A JPH04101251A JP H04101251 A JPH04101251 A JP H04101251A JP 2218749 A JP2218749 A JP 2218749A JP 21874990 A JP21874990 A JP 21874990A JP H04101251 A JPH04101251 A JP H04101251A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- snooping
- address
- snoop
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003213 activating effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- IUQJDHJVPLLKFL-UHFFFAOYSA-N 2-(2,4-dichlorophenoxy)acetate;dimethylazanium Chemical group CNC.OC(=O)COC1=CC=C(Cl)C=C1Cl IUQJDHJVPLLKFL-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はキャッシュメモリスヌープ方式に関する。
システムバスとホストバスがコンカレントに動作する計
算機システムに於いて、システムバス上のＤＭＡまたは
外部バスマスタがシステムバス上のメモリにライトした
場合、キャッシュの内容とメモリの内容の一貫性を維持
する手段としてキャッシュに対してスヌープを行う。
算機システムに於いて、システムバス上のＤＭＡまたは
外部バスマスタがシステムバス上のメモリにライトした
場合、キャッシュの内容とメモリの内容の一貫性を維持
する手段としてキャッシュに対してスヌープを行う。
従来、ホストバス上に存在するキャッシュに対してスヌ
ープを行う方式には、ホストバスを止めて行う技法や、
ホストバス上にひとつのアドレスが出てから次のアドレ
スが出る跋での間にスヌープを行うサイクルスチールと
いった技法が用いられる。スヌープはホストバスの性能
低下をもたらす為、キャッシュの１つのタグの管理範囲
へのアクセスが複数回あってもスヌープは１回だけ行う
ようフィルタが設けられている場合もある。
ープを行う方式には、ホストバスを止めて行う技法や、
ホストバス上にひとつのアドレスが出てから次のアドレ
スが出る跋での間にスヌープを行うサイクルスチールと
いった技法が用いられる。スヌープはホストバスの性能
低下をもたらす為、キャッシュの１つのタグの管理範囲
へのアクセスが複数回あってもスヌープは１回だけ行う
ようフィルタが設けられている場合もある。
上述した従来のキャッシュメモリスヌープ方式では、シ
ステムバス上の外部マスクまたはＤＭＡシステムバス上
のメモリに書き込みを行った場合に、たとえそこがキャ
ッシュ対象となってない領域であってもスヌープを発生
してしまい、ホストバスの性能低下をもたらす原因とな
る欠点があった。
ステムバス上の外部マスクまたはＤＭＡシステムバス上
のメモリに書き込みを行った場合に、たとえそこがキャ
ッシュ対象となってない領域であってもスヌープを発生
してしまい、ホストバスの性能低下をもたらす原因とな
る欠点があった。
本発明の方式は、システムバスとホストバスがコンカレ
ントに動作する計算機システムにおけるキャッシュメモ
リスヌープ方式において、システムバス上のアドレスを
監視し、キャッシュ対象域内のアクセスかどうかを判定
するキャッシュ対象領域判定手段と、 該キャッシュ対象領域判定手段がキャッシュ対象域内で
あると判定した時、キャッシュに対して該当アドレスを
無効にするためのスヌープ信号を発生するスヌープ信号
発生手段と、 システムバス上のアドレスを保持し前記スヌープ信号と
共にキャッシュに対してスヌープ用アドレスを出力する
アドレス保持手段とを有することを特徴とする。
ントに動作する計算機システムにおけるキャッシュメモ
リスヌープ方式において、システムバス上のアドレスを
監視し、キャッシュ対象域内のアクセスかどうかを判定
するキャッシュ対象領域判定手段と、 該キャッシュ対象領域判定手段がキャッシュ対象域内で
あると判定した時、キャッシュに対して該当アドレスを
無効にするためのスヌープ信号を発生するスヌープ信号
発生手段と、 システムバス上のアドレスを保持し前記スヌープ信号と
共にキャッシュに対してスヌープ用アドレスを出力する
アドレス保持手段とを有することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を説明するブロック図
である。１はキャッシュ付ＣＰＵ、２はホストバス１１
に接続されているメモリである。
である。１はキャッシュ付ＣＰＵ、２はホストバス１１
に接続されているメモリである。
スヌープ発生手段３は、システムバス１２上のステータ
スを常に監視しており、システムバス１２に接続されて
いる外部バスマスタ５またはＤＭＡ６によってバスメモ
リ４に書き込みが行われると、キャッシュの対象領域で
ある場合においてだけスヌープ信号１３をアクティブに
しキャッシュへスヌープを行う。
スを常に監視しており、システムバス１２に接続されて
いる外部バスマスタ５またはＤＭＡ６によってバスメモ
リ４に書き込みが行われると、キャッシュの対象領域で
ある場合においてだけスヌープ信号１３をアクティブに
しキャッシュへスヌープを行う。
スヌープはホストバス１１を止める方式、またはホスト
バス１１上のアドレスをメモリ２がとり込んでから次に
ホストバス１１上にアドレスが出てくるまでの間に行う
サイクルスチール方式を用いる。スヌープ時には、スヌ
ープ発生手段３はホストバス１１に対し、スヌープ用ア
ドレスをバス１４に出力する。
バス１１上のアドレスをメモリ２がとり込んでから次に
ホストバス１１上にアドレスが出てくるまでの間に行う
サイクルスチール方式を用いる。スヌープ時には、スヌ
ープ発生手段３はホストバス１１に対し、スヌープ用ア
ドレスをバス１４に出力する。
スヌープ発生手段３の詳細例を第２図に示す。
キャッシュ対象領域判定手段９はシステムノくス１２を
監視しており、キャッシュ対象領域内へのアクセスがあ
ったときのみスヌープ許可信号１５をアクティブにして
スヌープタイミング発生手段８にスヌープの許可を与え
る。
監視しており、キャッシュ対象領域内へのアクセスがあ
ったときのみスヌープ許可信号１５をアクティブにして
スヌープタイミング発生手段８にスヌープの許可を与え
る。
スヌープタイミング発生手段８はスヌープ信号１３を発
生すると同時に信号１６をアクティブにし、アドレス保
持手段７に対してバス１４を用いキャッシュにスヌープ
用アドレスを渡すことを指示する。
生すると同時に信号１６をアクティブにし、アドレス保
持手段７に対してバス１４を用いキャッシュにスヌープ
用アドレスを渡すことを指示する。
キャッシュ対象領域判定手段９の詳細例は、第３図に示
すように、システムバス１２上のアドレスとキャッシュ
対象領域保持手段２１からバス１７によって与えられる
アドレスをコンパレータ２０で比較し、システムバス１
２上のアドレスがキャッシュ対象領域内であるときのみ
スヌープ許可信号１５をアクティブにする。
すように、システムバス１２上のアドレスとキャッシュ
対象領域保持手段２１からバス１７によって与えられる
アドレスをコンパレータ２０で比較し、システムバス１
２上のアドレスがキャッシュ対象領域内であるときのみ
スヌープ許可信号１５をアクティブにする。
スヌープタイミング発生手段８の詳細例を第４図に示す
。スヌープタイミング発生手段８はシステムバス１２上
のステータスを監視しており、外部バスマスタ５または
ＤＭＡ６によりバスメモリ４にデータライトされたこと
を知るとキャッシュ対象領域判定手段９から渡ってくる
スヌープ許可信号１５を調べ、スヌープが許可されてい
る場合だけ、ホストバス１１のマスターであるＣＰＵＩ
に対してアドレスバス解放要求信号１８をアクティブに
する。
。スヌープタイミング発生手段８はシステムバス１２上
のステータスを監視しており、外部バスマスタ５または
ＤＭＡ６によりバスメモリ４にデータライトされたこと
を知るとキャッシュ対象領域判定手段９から渡ってくる
スヌープ許可信号１５を調べ、スヌープが許可されてい
る場合だけ、ホストバス１１のマスターであるＣＰＵＩ
に対してアドレスバス解放要求信号１８をアクティブに
する。
ＣＰＵＩか信号１９によってアドレスバスが解放された
事がわかると、スヌープタイミング発生手段１３をキャ
ッシュに送ると同時にアドレス保持手段７に対してスヌ
ープ用アドレスを出力するよう信号１６をアクティブに
する。
事がわかると、スヌープタイミング発生手段１３をキャ
ッシュに送ると同時にアドレス保持手段７に対してスヌ
ープ用アドレスを出力するよう信号１６をアクティブに
する。
〔発明の効果〕
以上説明したように本発明はキャッシュ対象となってい
ない領域に対してスヌープを行なわないことにより、ホ
ストバスの性能低下を避ける効果がある。
ない領域に対してスヌープを行なわないことにより、ホ
ストバスの性能低下を避ける効果がある。
第１図は本発明の一実施例のブロック図、第２図はスヌ
ープ発生手段の詳細図、第３図はキャッシュ対象領域判
定手段の詳細図、第４図はスヌープタイミング発生手段
の詳細図である。 １・・・・・・キャッシュ付ＣＰＵ、２・・・・・・メ
モリ、３・・・・・・スヌーブ発生手段、４・・・・・
・バスメモリ、５・・・・・・外部バスマスタ、６・・
・・・・ＤＭＡ、７・・・・・・アドレス保持手段、８
・・・・・・スヌープタイミング発生手段、９・・・・
・・キャッシュ対象領域判定手段、２０・・・・・・コ
ンパレータ、２１・・・・・・キャッシュ対象領域保持
手段。
ープ発生手段の詳細図、第３図はキャッシュ対象領域判
定手段の詳細図、第４図はスヌープタイミング発生手段
の詳細図である。 １・・・・・・キャッシュ付ＣＰＵ、２・・・・・・メ
モリ、３・・・・・・スヌーブ発生手段、４・・・・・
・バスメモリ、５・・・・・・外部バスマスタ、６・・
・・・・ＤＭＡ、７・・・・・・アドレス保持手段、８
・・・・・・スヌープタイミング発生手段、９・・・・
・・キャッシュ対象領域判定手段、２０・・・・・・コ
ンパレータ、２１・・・・・・キャッシュ対象領域保持
手段。
Claims (1)
- 【特許請求の範囲】 システムバスとホストバスがコンカレントに動作する計
算機システムにおけるキャッシュメモリスヌープ方式に
おいて、 システムバス上のアドレスを監視し、キャッシュ対象域
内のアクセスかどうかを判定するキャッシュ対象領域判
定手段と、 該キャッシュ対象領域判定手段がキャッシュ対象域内で
あると判定した時、キャッシュに対して該当アドレスを
無効にするためのスヌープ信号を発生するスヌープ信号
発生手段と、 システムバス上のアドレスを保持し前記スヌープ信号と
共にキャッシュに対してスヌープ用アドレスを出力する
アドレス保持手段とを有することを特徴とするキャッシ
ュメモリヌープ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218749A JPH04101251A (ja) | 1990-08-20 | 1990-08-20 | キャッシュメモリスヌープ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218749A JPH04101251A (ja) | 1990-08-20 | 1990-08-20 | キャッシュメモリスヌープ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101251A true JPH04101251A (ja) | 1992-04-02 |
Family
ID=16724817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2218749A Pending JPH04101251A (ja) | 1990-08-20 | 1990-08-20 | キャッシュメモリスヌープ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572701A (en) * | 1993-04-23 | 1996-11-05 | Hitachi, Ltd. | Bus snoop method and apparatus for computer system having CPU with cache and main memory unit |
| US6763436B2 (en) * | 2002-01-29 | 2004-07-13 | Lucent Technologies Inc. | Redundant data storage and data recovery system |
-
1990
- 1990-08-20 JP JP2218749A patent/JPH04101251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572701A (en) * | 1993-04-23 | 1996-11-05 | Hitachi, Ltd. | Bus snoop method and apparatus for computer system having CPU with cache and main memory unit |
| US6763436B2 (en) * | 2002-01-29 | 2004-07-13 | Lucent Technologies Inc. | Redundant data storage and data recovery system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1306312C (en) | Write-shared cache circuit for multiprocessor system | |
| JP3700787B2 (ja) | セマフォ・バイパス法 | |
| JP5583660B2 (ja) | データ処理システムにおけるキャッシュ・コヒーレンス・プロトコル | |
| US20030135669A1 (en) | DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces | |
| US6772298B2 (en) | Method and apparatus for invalidating a cache line without data return in a multi-node architecture | |
| KR960042440A (ko) | 메시 데이타 코히어런시 프로토콜 이용 방법 및 멀티프로세서 시스템 | |
| US20040128450A1 (en) | Implementing direct access caches in coherent multiprocessors | |
| US7574566B2 (en) | System and method for efficient software cache coherence | |
| US20050144390A1 (en) | Protocol for maintaining cache coherency in a CMP | |
| JPH09237223A (ja) | バスブリッジを用いたコンピュータシステム | |
| US5590310A (en) | Method and structure for data integrity in a multiple level cache system | |
| JP2642064B2 (ja) | 非同期ｄｍａキャッシュ | |
| US5748938A (en) | System and method for maintaining coherency of information transferred between multiple devices | |
| JPH10501914A (ja) | 共用キャッシュ・メモリ装置 | |
| JPH04101251A (ja) | キャッシュメモリスヌープ方式 | |
| US20130275686A1 (en) | Multiprocessor system and method for managing cache memory thereof | |
| JP3013631B2 (ja) | キャッシュメモリ同期方法 | |
| JP3081635B2 (ja) | キャッシュメモリの無効化処理装置および無効化制御方法 | |
| US7877550B2 (en) | Bus controller initiated write-through mechanism with hardware automatically generated clean command | |
| JPH04296949A (ja) | 主メモリおよびキャッシュメモリ間のデータコヒーレンス性維持の方法および装置 | |
| US20070124543A1 (en) | Apparatus, system, and method for externally invalidating an uncertain cache line | |
| JPH08110873A (ja) | キャッシュメモリサブシステム | |
| JP2000181738A (ja) | 二重化システム及びメモリ制御方法 | |
| US20030101280A1 (en) | Fast jump address algorithm | |
| JPH0512109A (ja) | キヤツシユメモリ方式 |