JPH0250555B2 - - Google Patents
Info
- Publication number
- JPH0250555B2 JPH0250555B2 JP57023127A JP2312782A JPH0250555B2 JP H0250555 B2 JPH0250555 B2 JP H0250555B2 JP 57023127 A JP57023127 A JP 57023127A JP 2312782 A JP2312782 A JP 2312782A JP H0250555 B2 JPH0250555 B2 JP H0250555B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- input
- amplifier circuit
- circuit
- input terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、増幅率が大きくかつ過渡応答の速
い、MOSトランジスタを用いた差動増幅回路に
関するものである。
い、MOSトランジスタを用いた差動増幅回路に
関するものである。
従来この種の回路として第１図に示すものがあ
つた。図において、Ｄ１，１は相補入力、Ｄ
２，２は相補出力、１は電源で通常5V程度、
２ａ，２ｂはデプレシヨン型負荷MOSトランジ
スタ、３ａ，３ｂはエンハンスメント型交差
MOSトランジスタ、４ａ，４ｂはエンハンスメ
ント型ドライバーMOSトランジスタである。ト
ランジスタ２ａ，３ａ，４ａとトランジスタ２
ｂ，３ｂ，４ｂは各々電源と接地間に直列に接続
されており、一対の３入力の主増幅回路５ａ，５
ｂを構成する。
つた。図において、Ｄ１，１は相補入力、Ｄ
２，２は相補出力、１は電源で通常5V程度、
２ａ，２ｂはデプレシヨン型負荷MOSトランジ
スタ、３ａ，３ｂはエンハンスメント型交差
MOSトランジスタ、４ａ，４ｂはエンハンスメ
ント型ドライバーMOSトランジスタである。ト
ランジスタ２ａ，３ａ，４ａとトランジスタ２
ｂ，３ｂ，４ｂは各々電源と接地間に直列に接続
されており、一対の３入力の主増幅回路５ａ，５
ｂを構成する。
一対の主増幅回路５ａ，５ｂの出力２，Ｄ２
はトランジスタ３ｂ，３ａのゲートに交差帰還接
続されている。
はトランジスタ３ｂ，３ａのゲートに交差帰還接
続されている。
主増幅回路の他の４入力は、トランジスタ２
ａ，２ｂのゲートには入力１が接続され、トラ
ンジスタ２ｂ，４ａのゲートには入力Ｄ１が接続
されている。一対の主増幅回路は全体としてＤ
１，１を入力とし、Ｄ２，２を出力とする差
動増幅回路を形成している。
ａ，２ｂのゲートには入力１が接続され、トラ
ンジスタ２ｂ，４ａのゲートには入力Ｄ１が接続
されている。一対の主増幅回路は全体としてＤ
１，１を入力とし、Ｄ２，２を出力とする差
動増幅回路を形成している。
次に動作について説明する。入力Ｄ１に“Ｈ”
電圧、入力１に“Ｌ”電圧が印加されていると
仮定する。主増幅回路５ａでは、負荷トランジス
タ２ａのゲート電圧１が“Ｌ”で電流供給能力
が弱く、ドライバートランジスタ４ａのゲート電
圧Ｄ１が“Ｈ”で電流ドライブ能力が強いため、
出力２は“Ｌ”電圧となる。主増幅回路５ｂで
は逆に、負荷トランジスタ２ｂの電圧Ｄ１が
“Ｈ”で電流供給能力が強く、ドライバートラン
ジスタ４ｂのゲート電圧１が“Ｌ”で電流ドラ
イブ能力が弱いため、出力Ｄ２は“Ｈ”電圧とな
る。更に出力Ｄ２，Ｄ２は３ａ，３ｂのゲートに
印加されて帰還がかかるため、増幅率は増大し、
広範囲の入力レベルに対して一定の増幅率と一定
の出力レベルが得られる。
電圧、入力１に“Ｌ”電圧が印加されていると
仮定する。主増幅回路５ａでは、負荷トランジス
タ２ａのゲート電圧１が“Ｌ”で電流供給能力
が弱く、ドライバートランジスタ４ａのゲート電
圧Ｄ１が“Ｈ”で電流ドライブ能力が強いため、
出力２は“Ｌ”電圧となる。主増幅回路５ｂで
は逆に、負荷トランジスタ２ｂの電圧Ｄ１が
“Ｈ”で電流供給能力が強く、ドライバートラン
ジスタ４ｂのゲート電圧１が“Ｌ”で電流ドラ
イブ能力が弱いため、出力Ｄ２は“Ｈ”電圧とな
る。更に出力Ｄ２，Ｄ２は３ａ，３ｂのゲートに
印加されて帰還がかかるため、増幅率は増大し、
広範囲の入力レベルに対して一定の増幅率と一定
の出力レベルが得られる。
従来この種の回路として、第１図に示したもの
の他に第２図に示したものもあつた。第２図では
負荷トランジスタ２ａ，２ｂでゲートに出力
２，Ｄ２が帰還入力されている。
の他に第２図に示したものもあつた。第２図では
負荷トランジスタ２ａ，２ｂでゲートに出力
２，Ｄ２が帰還入力されている。
従来の差動増幅回路は以上のように一対の３入
力主増幅回路５ａ，５ｂのみで構成されているの
で、負荷トランジスタ２ａ，２ｂのゲートには入
力１，Ｄ１を接続するか又は出力２，Ｄ２を
帰還入力せねばならず、前者の場合は、増幅率が
小さくまた入力電圧が低いと電源電圧程度の高い
出力“Ｈ”電圧が得られない欠点があり、後者の
場合は入力信号が変化した時の過渡応答が遅いな
どの欠点があつた。
力主増幅回路５ａ，５ｂのみで構成されているの
で、負荷トランジスタ２ａ，２ｂのゲートには入
力１，Ｄ１を接続するか又は出力２，Ｄ２を
帰還入力せねばならず、前者の場合は、増幅率が
小さくまた入力電圧が低いと電源電圧程度の高い
出力“Ｈ”電圧が得られない欠点があり、後者の
場合は入力信号が変化した時の過渡応答が遅いな
どの欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、一対の補助増幅回
路を付加することにより、増幅率が大きくしかも
過渡応答の速い差動増幅回路を提するとを目的と
している。
去するためになされたもので、一対の補助増幅回
路を付加することにより、増幅率が大きくしかも
過渡応答の速い差動増幅回路を提するとを目的と
している。
以下、この発明の一実施例を図について説明す
る。第３図は概念を示した論理回路図であり、第
４図はMOSトランジスタを用いて具体化した回
路図である。図において６ａ，６ｂは１対の補助
増幅回路で、差動増幅回路の入力１，Ｄ１を入
力とし、出力は主増幅回路の入力の１つである負
荷トランジスタのゲートに入力されている。６
ａ，６ｂはデプレツシヨン形負荷MOSトランジ
スタ７ａ，７ｂとエンハンスメント形ドライバー
トランジスタ８ａ，８ｂで構成されるEDインバ
ータを用いている。
る。第３図は概念を示した論理回路図であり、第
４図はMOSトランジスタを用いて具体化した回
路図である。図において６ａ，６ｂは１対の補助
増幅回路で、差動増幅回路の入力１，Ｄ１を入
力とし、出力は主増幅回路の入力の１つである負
荷トランジスタのゲートに入力されている。６
ａ，６ｂはデプレツシヨン形負荷MOSトランジ
スタ７ａ，７ｂとエンハンスメント形ドライバー
トランジスタ８ａ，８ｂで構成されるEDインバ
ータを用いている。
次に動作について説明する。入力Ｄ１に“Ｈ”
電圧、入力１に“Ｌ”電圧が印加されていると
仮定する。負荷トランジスタ３ａ，３ｂのゲート
には各々“Ｌ”電圧、“Ｈ”電圧が印加され論理
は第１図に示た従来回路の場合と同じであるが、
３ａ，３ｂのゲート電圧の差すなわち振幅は補助
増幅回路６ａ，６ｂで増幅されているため、
１，Ｄ１を直接印加した場合より大きい。したが
つて、出力Ｄ２，２の振幅が増大し、大きな増
幅率が得られる。また第２図に示した従来回路と
比較すると、負荷トランジスタ３ａ，３ｂのゲー
トは帰還入力でなくしかも補助増幅回路６ａ，６
ｂの出力負荷容量はＤ２，２が付帯する容量に
比べて小さいため、入力Ｄ１，１が変化した場
合の３ａ，３ｂのゲート電圧の応答は速く、結果
としてＤ２，２の応答も速くなる。特にＤ２，
Ｄ２が付帯する容量が大きな場合にこの差が著し
く、本発明による回路は出力負荷容量の大きな差
動増幅回路に適している。
電圧、入力１に“Ｌ”電圧が印加されていると
仮定する。負荷トランジスタ３ａ，３ｂのゲート
には各々“Ｌ”電圧、“Ｈ”電圧が印加され論理
は第１図に示た従来回路の場合と同じであるが、
３ａ，３ｂのゲート電圧の差すなわち振幅は補助
増幅回路６ａ，６ｂで増幅されているため、
１，Ｄ１を直接印加した場合より大きい。したが
つて、出力Ｄ２，２の振幅が増大し、大きな増
幅率が得られる。また第２図に示した従来回路と
比較すると、負荷トランジスタ３ａ，３ｂのゲー
トは帰還入力でなくしかも補助増幅回路６ａ，６
ｂの出力負荷容量はＤ２，２が付帯する容量に
比べて小さいため、入力Ｄ１，１が変化した場
合の３ａ，３ｂのゲート電圧の応答は速く、結果
としてＤ２，２の応答も速くなる。特にＤ２，
Ｄ２が付帯する容量が大きな場合にこの差が著し
く、本発明による回路は出力負荷容量の大きな差
動増幅回路に適している。
なお、上記実施例では主増幅回路と補助増幅回
路の負荷トランジスタ２ａ，２ｂ，７ａ，７ｂ
は、デプレシヨン形MOSトランジスタを用いた
ものを示したが、エンハンスメント形MOSトラ
ンジスタを用いてもよく、補助増幅回路として１
段のインバータを用いたものを示したが、２段以
上のインバータを用いてもよく、補助増幅回路に
Ｄ１，１のどちらか一方を入力したものを示し
たが、Ｄ１，１の両方を入力したものでもよ
い。また、第５図に示す如く制御MOSトランジ
スタ９，１０ａ，１０ｂを直列に挿入し、クロツ
クφ1，φ2で制御してもよい。
路の負荷トランジスタ２ａ，２ｂ，７ａ，７ｂ
は、デプレシヨン形MOSトランジスタを用いた
ものを示したが、エンハンスメント形MOSトラ
ンジスタを用いてもよく、補助増幅回路として１
段のインバータを用いたものを示したが、２段以
上のインバータを用いてもよく、補助増幅回路に
Ｄ１，１のどちらか一方を入力したものを示し
たが、Ｄ１，１の両方を入力したものでもよ
い。また、第５図に示す如く制御MOSトランジ
スタ９，１０ａ，１０ｂを直列に挿入し、クロツ
クφ1，φ2で制御してもよい。
以上のように、この発明によれば交差接続され
た一対の主増幅回路に一対の補助増幅回路を付加
したので、増幅率が大きくしかも過渡応答速度の
速い差動増幅回路が得られる効果がある。
た一対の主増幅回路に一対の補助増幅回路を付加
したので、増幅率が大きくしかも過渡応答速度の
速い差動増幅回路が得られる効果がある。
第１図、第２図は従来の差動増幅回路の回路
図、第３図は本発明の一実施例を示す論理回路
図、第４図は本発明の一実施例による差動増幅回
路の回路図、第５図は本発明の他の実施例を示す
差動増幅回路の回路図である。 Ｄ１，１……相補入力、Ｄ２，２……出
力、１……電源、２ａ，２ｂ……負荷トランジス
タ、３ａ，３ｂ……負荷トランジスタ、４ａ，４
ｂ……ドライバートランジスタ、５ａ，５ｂ……
主増幅回路、６ａ，６ｂ……補助増幅回路、７
ａ，７ｂ……負荷トランジスタ、８ａ，８ｂ……
ドライバートランジスタ、９，１０ａ，１０ｂ…
…制御トランジスタ、なお、図中、同一符号は同
一、又は相当部分を示す。
図、第３図は本発明の一実施例を示す論理回路
図、第４図は本発明の一実施例による差動増幅回
路の回路図、第５図は本発明の他の実施例を示す
差動増幅回路の回路図である。 Ｄ１，１……相補入力、Ｄ２，２……出
力、１……電源、２ａ，２ｂ……負荷トランジス
タ、３ａ，３ｂ……負荷トランジスタ、４ａ，４
ｂ……ドライバートランジスタ、５ａ，５ｂ……
主増幅回路、６ａ，６ｂ……補助増幅回路、７
ａ，７ｂ……負荷トランジスタ、８ａ，８ｂ……
ドライバートランジスタ、９，１０ａ，１０ｂ…
…制御トランジスタ、なお、図中、同一符号は同
一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも３つの入力端子と少なくとも１つ
の出力端子とを有し基準電位および電源電位に接
続された一対の主増幅回路と、少なくとも１つの
入力端子を有する一対の補助増幅回路とを備え、
上記一対の補助増幅回路の入力端子に相補入力を
付与し、上記一対の主増幅回路の少なくとも一対
の入力端子に主増幅回路の出力を交差帰還入力と
して付与すると共に、他の少なくとも一対の入力
端子に相補入力を付与し、更に他の少なくとも一
対の入力端子に上記補助増幅回路の出力をそれぞ
れ付与し、一対の入力端子の電位差は上記電源電
位と基準電位の電位差より小さいことを特徴とす
る差動増幅回路。 ２ 該主増幅回路を少なくとも３つのMOSトラ
ンジスタの直列接続で構成し、各トランジスタの
ゲートを入力端子とし、少なくとも１つのソー
ス、ドレイン接続部分を出力端子としたことを特
徴とする特許請求の範囲第１項記載の差動増幅回
路。 ３ 該補助増幅回路を少なくとも１段のインバー
タ回路で構成したことを特徴とする特許請求の範
囲第１項記載の差動増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023127A JPS58139506A (ja) | 1982-02-13 | 1982-02-13 | 差動増幅回路 |
| US06/462,204 US4521704A (en) | 1982-02-13 | 1983-01-31 | Differential amplifying circuit |
| GB08303379A GB2114842B (en) | 1982-02-13 | 1983-02-08 | Differential amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023127A JPS58139506A (ja) | 1982-02-13 | 1982-02-13 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58139506A JPS58139506A (ja) | 1983-08-18 |
| JPH0250555B2 true JPH0250555B2 (ja) | 1990-11-02 |
Family
ID=12101847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57023127A Granted JPS58139506A (ja) | 1982-02-13 | 1982-02-13 | 差動増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4521704A (ja) |
| JP (1) | JPS58139506A (ja) |
| GB (1) | GB2114842B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211693A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | Ｍｏｓ増幅回路 |
| US4618785A (en) * | 1984-09-06 | 1986-10-21 | Thomson Components - Mostek Corporation | CMOS sense amplifier with level shifter |
| US4644197A (en) * | 1985-01-28 | 1987-02-17 | Motorola, Inc. | Reduced power sense amplifier |
| GB2209104A (en) * | 1987-08-26 | 1989-04-26 | Philips Nv | An amplifier load circuit and an amplifier including the load circuit |
| US4859880A (en) * | 1988-06-16 | 1989-08-22 | International Business Machines Corporation | High speed CMOS differential driver |
| IT1229305B (it) * | 1989-04-28 | 1991-08-08 | Sgs Thomson Microelectonics S | Dispositivo circuitale per incrementare il prodotto banda guasagno di un amplificatore cmos. |
| JPH04130808A (ja) * | 1990-09-21 | 1992-05-01 | Toshiba Corp | 差動増幅器 |
| EP0525873B1 (en) * | 1991-07-30 | 1996-12-18 | Koninklijke Philips Electronics N.V. | Amplifier arrangement |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592202B2 (ja) * | 1977-02-09 | 1984-01-17 | 三菱電機株式会社 | 差動増幅回路 |
| JPS5752668A (en) * | 1980-09-17 | 1982-03-29 | Nippon Denso Co Ltd | Fuel supply system for engine |
-
1982
- 1982-02-13 JP JP57023127A patent/JPS58139506A/ja active Granted
-
1983
- 1983-01-31 US US06/462,204 patent/US4521704A/en not_active Expired - Fee Related
- 1983-02-08 GB GB08303379A patent/GB2114842B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8303379D0 (en) | 1983-03-16 |
| US4521704A (en) | 1985-06-04 |
| GB2114842A (en) | 1983-08-24 |
| GB2114842B (en) | 1985-08-29 |
| JPS58139506A (ja) | 1983-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPS61232708A (ja) | 平衡型差動増幅器 | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| JPH0250555B2 (ja) | ||
| US4494020A (en) | High sensitivity sense amplifier using different threshold valued MOS devices | |
| US4446387A (en) | MOS Inverter-buffer circuit having a small input capacitance | |
| JPH0155769B2 (ja) | ||
| JPS63288512A (ja) | アナログ電圧比較器 | |
| US4780686A (en) | Semiconductor differential amplifier | |
| JPH044768B2 (ja) | ||
| JPH01276915A (ja) | 論理回路 | |
| JP2731057B2 (ja) | コンパレータ | |
| JPH0159678B2 (ja) | ||
| JP2728026B2 (ja) | 電流モード半導体集積回路 | |
| JPH0344692B2 (ja) | ||
| KR960005954Y1 (ko) | 차동증폭기(differential amplifier) | |
| JPS5923653B2 (ja) | インバ−タ回路 | |
| JPH0330327B2 (ja) | ||
| JPS62260409A (ja) | バツフア増幅器 | |
| JPH0451855B2 (ja) | ||
| JPH0429243B2 (ja) | ||
| JPH0262043B2 (ja) | ||
| JPS62155619A (ja) | 半導体集積回路 | |
| JPH0430766B2 (ja) | ||
| JPH0666657B2 (ja) | シユミツトトリガ回路 |