JPH0248147B2

JPH0248147B2 -

Info

Publication number: JPH0248147B2
Application number: JP59091156A
Authority: JP
Inventors: Zabieru Purijibizu Jon; Sutaufuaa Shureegeru Aaru
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1983-05-09
Filing date: 1984-05-09
Publication date: 1990-10-24
Also published as: IE55505B1; IE841071L; BR8402085A; US4516315A; JPS59208781A; EP0125138B1; EP0125138A1; DE3473383D1; CA1210523A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、電力用半導体、特に過電圧に対し
て自己保護機能をもつサイリスタに関するもので
ある。

〔従来技術〕

サイリスタの代表的な対過電圧自己保護機能
は、ゲート領域のアバランシエ電流を用いてサイ
リスタを点弧する。アバランシエ効果はシリコ
ン・ウエーハの処理中ゲート領域に凹みをエツチ
ングで形成することによつて得られ、エツチング
はアルミニウムの拡散後でかつガリウムの拡散前
に、通常、実施される。アバランシエ電圧はエツ
チングした凹みの深さおよび形状で決る。

自己保護機能のためにアバランシエ効果を使用
すると、アバランシエ電圧が素子のエツジ・ブレ
イクダウン電圧よりも低いか高いかによつて成功
したり失敗したりする。

アバランシエ効果を使用すると、必然的に、素
子の電気的パラメータの劣化を或る程度伴う。特
に、順阻止電圧V_DRMが低下すると同時に同一の
V_DRMに対して順方向電圧降下V_Fが増大する。

従来技術による２つの過電圧保護方法は、(1)
V_BO位置および電圧レベルを制御するための薄い
アノード・ベースであり、そして(2)湾曲した順阻
止接合を使用することである。

過電圧保護を行うための薄いアノード・ベース
および湾曲した接合技術は、1981IEDMの第406
〜409ページに掲載されたV.A.K.Temple著の
“大きなdi／dt性能用制御サイリスタ・ターンオ
ン”に記述されている。

補助サイリスタの使用およびｎ型ベース領域の
均一ないし不均一なドーピングは、Solid State
Electronicsの1974年第17巻、第655〜661ページ
に掲載されたP.Voss著の“ブレイクダウン・タ
ーンオン時のdi／dt故障から保護されたサイリス
タ”に記載されている。

米国特許第4003072号は過電圧保護手段として
の湾曲した接合を教示する。

IEEE Transactions On Electronic Devices
の第Ed27巻、第２号（1980年２月号）の第373〜
379ページに掲載されたコンドー・ヒサオおよび
ユキモト・ヨシノリ共著の“新規なバイポーラ・
トランジスタGAT”は、ベース領域がコレクタ
領域の中へ延びる部分を有し、この部分がベース
領域の残部よりも深く延びて空乏層と接触する従
来のトランジスタの代表的な例である。

また、ｎ型ベース領域へ延びて空乏層と接触す
る離隔部分をサイリスタのｐ型ベース領域が有す
る幾つかの出願がある。

特願昭58−11614号（特開昭58−166767号公報
参照）は、サイリスタのゲート領域の中央にレー
ザ光を照射して阻止接合を変形させ、ｐ型ベース
領域の一部をｎ型ベース領域に延ばさせた、サイ
リスタに過電圧保護を行わせることを教示する。

〔発明の概要〕

この発明の目的は、改良した自己保護機能をも
つサイリスタを提供することである。

この発明の一面は、広い意味で、頂面と、この
頂面からサイリスタの内部へ延びる第１のベース
領域と、この第１のベース領域内に配置され、前
記サイリスタの前記頂面へ延びかつ前記頂面の中
央部から離れている少なくとも第１のエミツタ領
域とを備えたサイリスタにおいて、前記第１のベ
ース領域内に配置され、底面を有し、前記少なく
とも第１のエミツタ領域から離れておりかつ前記
サイリスタの前記頂面から少なくとも前記第１の
ベース領域を通して延びる凹みと、前記第１のベ
ース領域と同一の導電型を有し前記凹みの底面に
隣接する第１の領域と、第２のベース領域と同一
の導電型を有すると共に前記第２のベース領域よ
り不純物濃度が高く、かつ前記第１の領域の真下
に配置された第２の領域とを設け、前記第１の領
域および前記第２の領域は前記凹みの底面の横方
向部分に大体等しい横方向部分を有するサイリス
タ、にある。

この発明の他面は、アバランシエ機構により過
電圧に対して自己保護機能をもつサイリスタを製
造するための方法であつて、第１の導電型の半導
体材料の基体の頂面および底面を通して適当なド
ーピング材料を拡散することにより前記第１の導
電型の領域によつて分離された第２の導電型の２
つの領域を前記基体中に形成する工程と、前記第
２の導電型の前記領域を少なくとも貫通して延び
る凹みを前記基体の頂面の中央部に形成する工程
と、前記凹みの底面を通して前記第１の導電型の
領域と同一の導電型で前記第１の導電型の領域よ
り不純物濃度が高い第１の導電型の領域を形成で
きるイオンをインプランテーシヨンする工程と、
前記凹みの底面に隣接する領域を形成する工程
と、前記凹みの底面とイオン・インプランテーシ
ヨンによつて形成された前記第１の導電型の前記
領域との間に前記第２の導電型の領域を形成する
工程とから成るサイリスタの製造方法、にある。

この発明は、更に、頂面および底面と、前記頂
面からサイリスタの内部へ延びる第１のベース領
域と、この第１のベース領域内に配置され、前記
サイリスタの前記頂面へ延びかつ前記頂面の中央
部から離れている少なくとも第１のエミツタ領域
と、少なくとも前記少なくとも第１のエミツタ領
域とオーミツク電気接触する第１の金属電極と、
前記少なくとも第１のエミツタ領域と前記第１の
ベース領域との間の第１のpn接合と、前記第１
のベース領域に隣接する第２のベース領域と、前
記第１のベース領域と前記第２のベース領域との
間の第２のpn接合と、前記第２のベース領域に
隣接しかつ前記第２のベース領域から前記底面ま
で延びる第２のエミツタ領域と、前記第２のベー
ス領域と前記第２のエミツタ領域との間の第３の
pn接合と、前記第１のベース領域内に配置され、
底面を有し、前記少なくとも第１のエミツタ領域
から離れておりかつ前記サイリスタの前記頂面の
中央部から少なくとも前記第１のベース領域を通
して延びる凹みと、前記第１のベース領域と同一
の導電型を有し前記凹みの底面に隣接する領域
と、前記第２のベース領域と同一の導電型を有す
ると共に前記第２のベース領域より不純物濃度が
高く、かつ前記凹みの底面に隣接する前記領域の
真下に配置されてこの領域に隣接する他の領域
と、前記サイリスタの底面へ接着されて前記第２
のエミツタ領域とオーミツク電気接触する金属電
極とを備え、前記凹みの底面に隣接する領域とこ
の領域に隣接する他の領域とは前記凹みの底面の
横方向部分に大体等しい横方向部分を有する、自
己保護機能をもつサイリスタ、にある。

この発明は、更にまた、アバランシエ機構によ
り過電圧に対して自己保護機能をもつサイリスタ
を製造するための方法であつて、第１の導電型の
半導体材料の基体の頂面および底面を通して適当
なドーピング材料を拡散することにより前記第１
の導電型の領域によつて分離された第２の導電型
の２つの領域を前記基体中に形成する工程と、前
記基体の頂面を通しての拡散によつて形成された
前記第２の導電型の前記領域を少なくとも貫通し
て延びかつ底面を有する凹みを前記基体の頂面の
中央部に形成する工程と、前記凹みの底面を通し
て前記第１の導電型の領域と同一の導電型で前記
第１の導電型の領域より不純物濃度が高い第１の
導電型の領域を形成できるイオンをインプランテ
ーシヨンすることにより前記第１の導電型の領域
を前記凹みの底面に隣接して形成する工程と、前
記凹みの底面とイオン・インプランテーシヨンに
よつて形成された前記第１の導電型の前記領域と
の間に前記第２の導電型の領域を形成する工程
と、前記イオン・インプランテーシヨンされた領
域を活性化する工程と、前記凹みから離れており
かつ前記第２の導電型の前記領域の幅よりも小さ
い幅だけ前記第２の導電型の前記領域へ延びる前
記第１の導電型の少なくとも１つの領域を、前記
頂面を通しての拡散で形成された前記第２の導電
型の前記領域中に形成する工程と、前記少なくと
も１つの領域および前記第２の導電型の前記領域
とオーミツク電気接触をなして前記基体の頂面に
第１の金属電極を接着する工程と、前記基体の底
面を通しての拡散によつて形成された前記第２の
導電型の前記領域とオーミツク電気接触をなして
前記基体の底面に第２の金属電極を接着する工程
とから成るサイリスタの製造方法、にある。

この発明をより一層理解するためには、添付図
面および以下の詳しい説明を参照されたい。

〔発明の実施例〕

第１図は半導体材料の基体１０を示す。この基
体１０の材料はシリコンが望ましいが、この発明
はどんな半導体材料にも等しく適用できる。

説明の都合上、基体１０は220Ω・cmのｎ型シ
リコン（不純物濃度が2.4×10¹³個原子／c.c.程度）
であるとしよう。

頂面１６、底面１８を通しての拡散により、基
体１０内にそれぞれ形成された第１のｐ型領域１
２、第２のｐ型領域１４がある。元の220Ω・cm
のｎ型シリコンから成るｎ型領域２０はｐ型領域
１２と１４の間に置かれる。

代表的な例である2800ボルトのサイリスタで
は、ｐ型領域１２および１４が約125ミクロンの
厚さを有しかつ８×10¹⁷個原子／c.c.の表面濃度に
ドープされる。ドープ剤は既知のｐ型ドープ剤例
えばアルミニウム、ガリウムおよびボロンのうち
の１種以上で良い。アルミニウムおよびガリウム
による２段階拡散はこのタイプのサイリスタを製
造する際に普通に使用される。

ｎ型領域２０の代表的な幅は約525ミクロンで
ある。

第１のｐ型領域１２とｎ型領域２０の間にpn
接合２２があり、第２のｐ型領域１４とｎ型領域
２０の間にpn接合２４がある。

第２図において、拡散よるｐ型領域１２および
１４の形成に続き、凹み２６は頂面１６の中央部
２７に形成される。凹み２６を形成するに当りホ
トレジスト・マスクを使用できる。

化学的エツチング、レーザ・エツチング、砂や
他の研摩粒子の吹付け、えぐり取りにより、或は
当業者に周知の他の方法により、凹みを形成する
ことができる。しかし、望ましいのはレーザ・エ
ツチングで凹み２６を形成することである。これ
により、平坦で均一な深さの凹み２６がpn接合
２２に達する程度まで形成される。

シリコンをエツチングするための当業者に周知
のどんなレーザも使用できる。適当なレーザの例
としてはルビー・レーザやYAGレーザがある。
特別に良いのは、25ワツト、10KH、約2.5ミリジ
ユール／パルスのＱスイツチYAGレーザである。

凹み２６の底面２８の幅または直径は、完成し
たサイリスタの“ターンオン”・スイツチング・
エネルギーを放散するのにどんなに大きい面積が
必要かにかゝつている。0.51mm〜1.65mm（20ミル
〜65ミル）の幅または直径が満足すべき値である
ことが分つた。1.65mmの幅または直径が3000ボル
ト〜4000ボルトの阻止電圧をもつサイリスタに適
している。

凹み２６の深さは第１のｐ型領域１２の幅に少
なくとも等しくすべきである。第１のｐ型領域１
２の幅が120ミクロンの場合に、凹み２６の深さ
は約125ミクロンであることが望ましい。

第３図では、凹み２６の形成後に、凹み２６の
底面２８に隣接するｎ型領域２０中にｎ型領域３
０が形成される。

ｎ型領域３０はイオン・インプランテーシヨン
で形成される。これにより、面分布が均一な不純
物濃度を有し、かつ厚さが非常に薄いｎ型領域３
０が形成される。完成したサイリスタを意図した
通り機能させるには、ｎ型領域３０および後述す
るｐ型領域３２の幅を１ミクロン以下、望ましく
は約0.65ミクロンにすべきである。

例えばリンおよびヒ素のようなイオン・インプ
ランテーシヨンできる任意のｎ型ドープ剤を用い
てイオン・インプランテーシヨンを行える。リン
が望ましい。

イオン・インプランテーシヨンは、400000ボル
トのエネルギーおよび10¹¹〜10¹²原子／cm²程度の
適用量で実施できる。

ｎ型領域３０の横方向幅は凹み２６の底面２８
の直径以上にすべきである。

ｎ型領域３０は３×10¹⁶個原子／c.c.のピーク・
ドーピング濃度（これは、ｎ型領域２０の不純物
濃度よりも高い）をもつべきである。

凹み２６を形成する際に使用されたホトレジス
ト・マスクは、イオン・インプランテーシヨンに
よるｎ型領域３０を形成する際にも使用され得
る。

第４図において、ｎ型領域３０の形成後、適当
なｐ型ドープ剤を使用して別なイオン・インプラ
ンテーシヨンを行い、ｎ型領域３０と凹み２６の
底面２８との間にｐ型領域３２を形成する。

この別なイオン・インプランテーシヨンは例え
ばガリウム、アルミニウムおよびボロンのような
イオン・インプランテーシヨンできる任意のｐ型
ドープ剤を使用して実行できる。ボロンが望まし
い。

イオン・インプランテーシヨンは、40000ボル
トのエネルギーおよび１×10¹²個原子／cm²〜５×
10¹²個原子／cm²程度の適用量で実施できる。これ
により、面分布が均一な不純物濃度を有し、かつ
厚さが非常に薄いｐ型領域３２が形成される。

ｐ型領域３２は0.2ミクロンの厚さおよび2.5×
10¹⁷個原子／c.c.のピーク・ドーピング・レベルを
有する。

ｐ型領域３２の横方向幅はｎ型領域３０に大体
等しい。

ｐ型領域３２は第１のｐ型領域１２へ合体しか
つｎ型領域３０を凹み２６の底面２８および側壁
３４から切離す。

ｎ型領域３０は薄くて一様なドーピング領域を
確保するためにイオン・インプランテーシヨンに
よつて形成されなければならない。

ｐ型領域３２は拡散で形成してもよいが、イオ
ン・インプランテーシヨンで形成することが望ま
しい。その理由は、イオン・インプランテーシヨ
ンの方がドーピングの厚さすなわち幅および一様
さを制御し易いからである。

イオン・インプランテーシヨン後、ｎ型領域３
０或はｎ型領域３０およびｐ型領域３２は、不活
性雰囲気中で基体１０を950℃〜1050℃望ましく
は950℃の温度で、15分間〜30分間望ましくは30
分間加熱することにより、活性化される。この活
性化加熱の時間および温度は、拡散で形成した諸
領域に影響するのに充分長い時間または充分高い
温度ではない。

ｎ型領域３０或はｎ型領域３０およびｐ型領域
３２の活性化後、ｎ型領域３６および３８は第１
のｐ型領域１２に拡散で形成される。

ｎ型領域３６はカソード・エミツタ領域として
役立ち、ｎ型領域３８は補助エミツタ領域として
役立つ。

２つのｎ型領域３６および３８は10²⁰個原子／
c.c.〜10²¹個原子／c.c.の表面濃度にドープされ、pn
接合４０および４２のドーピング濃度は３×10¹⁶
個原子／c.c.である。ｎ型領域３６および３８は代
表的な例では35ミクロンの幅すなわち厚さをも
つ。

カソード・エミツタ領域としてのｎ型領域３６
とカソード・ベース領域としての第１のｐ型領域
１２との間にはpn接合４０があり、補助エミツ
タ領域としてのｎ型領域３８と第１のｐ型領域１
２との間にはpn接合４２がある。

pn接合２２はサイリスタの順阻止接合であり、
pn接合２４はサイリスタの逆阻止接合である。

第４図から分るように、ｎ型領域３６および３
８は頂面１６の中央部２７および凹み２６から離
れている。これはサイリスタの中心に“ターンオ
ン”を確保するためである。凹み２６の外縁４３
からｎ型領域３８または他の隣接領域までの距離
は、ｎ型シリコンの場合大体70ミクロンである少
なくとも２拡散長にすべきである。

第１の金属電極４４は頂面１６と接着されてｎ
型領域３６とオーミツク電気接触をなす。

第２の金属電極４６は頂面１６と接着されてｎ
型領域３８および第１のｐ型領域１２とオーミツ
ク電気接触をなす。第２の金属電極４６はpn接
合４２を橋絡してｎ型領域３８を第１のｐ型領域
１２へ電気的に短絡させる。

代表的な例では第１の金属電極４４および第２
の金属電極４６がアルミニウムで作られる。

第３の金属電極４８は底面１８と接着されかつ
アノード・エミツタ領域としての第２のｐ型領域
１４とオーミツク電気接触をなす。代表的な例で
は第３の金属電極４８はモリブデンで作られる。

第４図のサイリスタの動作時、pn接合のアバ
ランシエ電圧はｎ型領域３０の周辺で低下され、
サイリスタは凹みの縁でブレイクダウンするよう
に作られる。アバランシエ電流は、過電圧が発生
する時には何時でもサイリスタを点弧させるため
に使用される。

この発明を特定のサイリスタについて説明した
が、この発明を一般のサイリスタに適用できるこ
とを理解されたい。

〔発明の効果〕

凹みはかなり浅いので作り易くかつより多く再
生できる。選択した部分でのアバランシエ電圧を
所要通り低くする融通性に富んでいる。この電圧
低下は、(A)ｐ型ベースの拡散深さに対する凹みの
深さ、(B)イオン・インプランテーシヨン量および
(C)イオン・インプランテーシヨンされるｎ型不純
物の拡散量（カソード・エミツタ拡散だけによる
か或は前拡散と組み合わせて）を変えることによ
り、制御され得る。最後に、ｎ型領域（第２のベ
ース領域）より不純物濃度が高いｎ型イオン・イ
ンプランテーシヨン領域上にｐ＋領域を設けると
pn接合が表面に達するのを防止する。これは、
過去に問題となつた表面ブレイクダウンを除去す
る。

【図面の簡単な説明】

第１図はこの発明で処理中の半導体材料の基体
を示す側面図、第２図および第３図は更に処理中
の第１図の基体を示す側面図、第４図はこの発明
で製造したサイリスタの側面図である。１０は基体、１２は第１のベース領域としての
第１のｐ型領域、１４は第２のエミツタ領域とし
ての第２のｐ型領域、１６は基体の頂面、１８は
基体の底面、２０は第２のベース領域としてのｎ
型領域、２２と２４と４０と４２はpn接合、２
６は凹み、２７は頂面の中央部、２８は凹みの底
面、３０はイオン・インプランテーシヨンによる
ｎ型領域、３２は凹みの底面とｎ型領域の間のｐ
型領域、４４は第１の金属電極、３６は第１のエ
ミツタ領域としてのｎ型領域、３８は補助エミツ
タ領域としてのｎ型領域、４６は第２の金属電
極、４８は第３の金属電極である。

Claims

【特許請求の範囲】１頂面と、この頂面からサイリスタの内部へ延びる第１の
ベース領域と、この第１のベース領域内に配置され、前記サイ
リスタの前記頂面へ延びかつ前記頂面の中央部か
ら離れている少なくとも第１のエミツタ領域と、を備えたサイリスタにおいて、前記第１のベース領域内に配置され、底面を有
し、前記少なくとも第１のエミツタ領域から離れ
ておりかつ前記サイリスタの前記頂面から少なく
とも前記第１のベース領域を通して延びる凹み
と、前記第１のベース領域と同一の導電型を有し前
記凹みの底面に隣接する第１の領域と、第２のベース領域と同一の導電型を有すると共
に前記第２のベース領域より不純物濃度が高く、
かつ前記第１の領域の真下に配置された第２の領
域と、を設け、前記第１の領域および前記第２の領域は
前記凹みの底面の横方向部分に大体等しい横方向
部分を有するサイリスタ。２凹みが第２のベース領域へ延びる特許請求の
範囲第１項記載のサイリスタ。３凹みの底面に隣接する第１の領域は第１のベ
ース領域の一部であり、前記第１の領域に隣接す
る第２の領域は第２のベース領域の一部である特
許請求の範囲第１項または第２項記載のサイリス
タ。４アバランシエ機構により過電圧に対して自己
保護機能をもつサイリスタを製造するための方法
であつて、第１の導電型の半導体材料の基体の頂面および
底面を通して適当なドーピング材料を拡散するこ
とにより前記第１の導電型の領域によつて分離さ
れた第２の導電型の２つの領域を前記基体中に形
成する工程と、前記第２の導電型の前記領域を少なくとも貫通
して延びる凹みを前記基体の頂面の中央部に形成
する工程と、前記凹みの底面を通して前記第１の導電型の領
域と同一の導電型で前記第１の導電型の領域より
不純物濃度が高い第１の導電型の領域を形成でき
るイオンをインプランテーシヨンする工程と、前記凹みの底面に隣接する領域を形成する工程
と、前記凹みの底面とイオン・インプランテーシヨ
ンによつて形成された前記第１の導電型の前記領
域との間に前記第２の導電型の領域を形成する工
程と、から成るサイリスタの製造方法。５第２の導電型の２つの領域を分離する第１の
導電型の領域へ凹みが入る特許請求の範囲第４項
記載のサイリスタの製造方法。６凹みの底面とイオン・インプランテーシヨン
によつて形成された第１の導電型の領域との間に
配置された第２の導電型の領域がイオン・インプ
ランテーシヨンによつて形成される特許請求の範
囲第４項または第５項記載のサイリスタの製造方
法。７凹みがレーザ・エツチングで形成される特許
請求の範囲第４項、第５項または第６項記載のサ
イリスタの製造方法。