JPH01136369A - 過電圧保護機能付半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、パンチスルー型過電圧保護機能付サイリスタ
（光サイリスタを含む）に関するもので、パンチスルー
するブレークオーバー電圧値を精度よく実現できるサイ
リスタの製造方法に係り、特に直流送電などの高電圧変
換装置用サイリスタの製造に使用される。

（従来の技術） 大容量の高電圧変換装置用サイリスタ等では、サイリス
タに過電圧自己保護機能を持つものが開発されている。

　過電圧保護機能をもったサイリスタとしてはアバラン
シェ型のものが多い、　例えば文献「過電圧保護機能付
光サイリスタ、ＥＤ８５−４、Ｐ２３〜２９東芝」、「
高耐圧自己保護型光サイリスタの基本特性、Ｅ　Ｄ　Ｄ
　−８６−５３，Ｐ　６９〜７５、日立Ｊ　、　ｒｃｏ
ｎｔｒ０Ｉｌｅｄ　Ｔｕｒｎ−ｏｎ　　Ｔｈｙｒｉｓｔ
ｏｒｓ。

Ｉ　Ｅ　Ｅ　Ｅ　、　Ｔｒａｎｓ−Ｅ　Ｉｅｃｔｒｏｎ
　Ｄｅｖｉｃｅｓ、　Ｅ　Ｄ−３０、Ｐ８１６〜８２４
　　（１９８３）　ＧＥＪに示されている。

このアバランシェ型は、ＰＮＰＮ梢造のサイリスタのＰ
ゲート・ベース層の一部分に、他の部分よりアバランシ
ェ降伏の起こりやすい領域を設ける。

過電圧の立上りの過渡電圧で、まず前記領域がアバラン
シェ降伏して非破壊的なアバランシェ電流が流れ、これ
によりパイロットサイリスタがターンオンし、引続き主
サイリスタがターンオンして過電圧を減衰させ、サイリ
スタは保護される。

アバランシェ型は素子製造の途中工程でアバランシェ降
伏させるゲート・ベース領域を形成するため、素子が完
成したとき、ブレークオーバ電圧を測定すると材料或い
はプロセスのばらつきによって、どうしてもブレークオ
ーバ電圧値がばらついてしまう、　またアバランシェ電
圧は正の温度依存性をもつため、必然的にブレークオー
バ電圧も温度依存性をもつ、　このことは常温よりも高
温の方がブレークオーバ電圧が高くなり、サイリスタの
設計上、特に耐圧、ｄｉ／ｄｔ耐量の面できびしいもの
となってくる。

パンチスルー型過電圧保護機能付サイリスタについては
文献ｒ　ＬａｓｅｒＴｒＩｌｎｉｎｇ　ｏｒ　Ｔｈｙｒ
ｉｓｔｏｒｓ　。

ＩＥＥＥ　　ＰＥ５Ｃ，′８５Ｐ４６３〜４６８」に示
されている。　第３図は従来のパンチスルー型サイリス
タの一例を示す断面図で、Ｐエミッタ層１、Ｎベース層
２、Ｐゲート・ベース層３及びＮエミッタ層４ａの４層
構造を持つ主サイリスタと、主サイリスタに囲まれ、主
サイリスタと同体のＰエミッタ層、Ｎベース層及びＰゲ
ート・ベース層と、Ｎエミッタ層４ａに囲まれたＮエミ
ッタ層４ｂの４層構造のパイロットサイリスタと、パイ
ロットサイリスタに囲まれたＰゲート・ベース層にパン
チスルーするゲート部の凹部１０とがそれぞれ設けられ
ている。　符号６はアノード電極、７はカソード電極、
８はゲート電極、９は増幅ゲート電極（パイロットサイ
リスタのカソード電極）である。

このパンチスルー型では、サイリスタの順方向電圧によ
り、Ｐゲート・ベース層とＮベース層との接合１１に空
間電荷領域５（破線の間の領域）が形成され、順方向電
圧の増大にともない拡がる。

順方向電圧が増加して、自己保護動作をするブレークオ
ーバ電圧（以下自己保護ブレークオーバ電圧という）に
達すると、Ｐゲート・ベース層３Ｉ１１の空間電荷領域
は、Ｐゲート・ベース層の凹部底面ｔＯａに達しパンチ
スルーする。　これにより流れる電流が、パイロットサ
イリスタのゲート電流として働き、これをターンオンし
、引続き主サイリスタが安全にターンオンしてサイリス
タは保護される。

しかしＰゲート・ベース層３１１１にのびる空間電荷領
域は、Ｎベース層２側に対しそれぞれの不純物濃度の関
係から非常に狭く、製造の途中工程で自己保護ブレーク
オーバ電圧を精度よく制御することは、実験室段階では
できても、量産性という面から非常に困難である。　第
４図は、パンチスルー型のサイリスクで、凹部底面１０
ａから接合１１までの距離Ｗ、８とＰゲート・ベース層
３のパンチスルーするブレークオーバ電圧との関係を示
す図である。　同図より明らかなように距離Ｗ　ｐａの
温かな変動に対し前記ブレークオーバ電圧の変化が大き
く、自己保護ブレークオーバ電圧を精度よく制御するこ
とが困難なことがわかる。　またＰゲート・ベース層の
不純物濃度のプロファイルによっても距ＩＩＩ！　Ｗ　
ｐａは異なる。

以上の問題点を解決するため例えば「特願昭６２−６１
３６６号、過電圧保護機能付半導体装置の製造方法」に
開示されているように、凹部１０下方のＰゲート・ベー
ス層が、自己保護ブレークオーバ電圧で正確にパンチス
ルーするように、サイリスタペレット１つ１つについて
、例えば電圧計でモ二ターしながら凹部の深さをきめる
必要があった。

（発明が解決しようとする問題点） 前述のように過電圧保護機能付サイリスタの従来の製造
方法では、製造の途中工程で自己保護ブレークオーバ電
圧を精度よく決定することが困難で、完成した素子のブ
レークオーバ電圧のばらつきが大きいという問題がある
。　又前記電圧計でモニターしながら行う方法は、この
問題点を解決することができるが、量産には向いていな
いという問題が残る。

本発明の目的は、過電圧保護機能付サイリスタの前記問
題点を解決し、自己保護ブレークオーバ電圧のばらつき
が少なく、通常のサイリスタと同等の歩留、コストで、
量産できるサイリスタの製造方法を提供することである
。

［発明の構成］ （問題点を解決するための手段） 以下、一導電型がＮ型、反対導電型がＰ層型として説明
する。　本発明は、Ｎエミッタ層、Ｐゲート・ベース層
、Ｎベース層及びＰエミッタ層の４層構造を持つサイリ
スタを製造するにあたり、次の工程を具備することを特
徴とするバンチスルー型過電圧保護機能付半導体装置の
製造方法である。

＜ａ　）前記Ｐゲート・ベース層の一部基板頂面に露出
する面から凹部を掘り、その深さが、自己保護のためブ
レークオーバする所定順電圧をサイリスタに印加したと
きゲート・ベース層に生ずる空間電荷領域に少なくとも
達し、さらに前記両ベース層の接合近傍に至る凹部を形
成する工程。

（ｂ）前記所定電圧をサイリスタに印加したときベース
層に生ずる空間電荷領域の基板の厚さ方向の深さＩ　　
（ｃｎ＋）とＮベース層の不純物濃度Ｎ。

（ａｊ０Ｉｌｌｓ　／　Ｃ１３）との積ＮＤＩ　　（ａ
ｔｏｍｓ　／ｃｒＩ’　）に実質的に等しいＰ型不純物
量（ａｔｏｍｓ　／ｃｒｙ２）を前記凹部底面からドー
プする工程。

（Ｃ）前記凹部表面に電極を形成する工程。

なお凹部底面からドープするＰ型不純物量（ａｔｏｍｓ
　／ｃＩ２）は、接合面の単位面積（ｃｍ”　）当りの
量である。

（作用） 本発明は、サイリスタの以下の作用を利用したものであ
る。　自己保護ブレークオーバ電圧に等しい所定順電圧
をサイリスタに印加すると、この電圧とほぼ等しい逆電
圧がＰゲート・ベース層とＮベース層との接合に印加さ
れ、接合を挟んで空間電荷領域が形成される。　この時
のＮベース層側の空間電荷領域の深さＩ　　（ｃｎ）と
不純物濃度Ｎｏ（ａｔ０Ｉｓ　／ｃｍ３）との積Ｎｏ　
ｌ　　（ａｔｏｍｓ　／ｃｍ’）、即ち接合の単位面積
当たりのＮベース層側の空間電荷領域の全不純物量（ａ
ｔＯｆｆｉｓ　／Ｃ１１”　）は、これに対応するＰゲ
ート・ベース層側の空間電荷領域の全不純物量＜ａｔｏ
ｍｓ　／ｃ１１２＞と等しくなる。　また前記所定順電
圧とＮｏとを決めれば前記Ｎ０Ｉ量を求めることができ
る。　従って前述のように凹部底面（この面上に電極が
形成されている）から接合までのＰゲート・ベース層の
Ｐ型不純物量を前記Ｎｏ＋に実質的に等しくすることが
可能である。　このようなサイリスタでは、凹部底面下
方のＰゲート・ベース層は前記所定順電圧でバンチスル
ーする。

本発明においては凹部の底面は、両ベース層の接合近傍
に形成される。　即ち底面の位置は、導電型がＰ型から
Ｎ型に移る遷移領域内で、凹部底面下方の、接合の単位
面積当たりの不純物量（ａｔＱＩｌｓ　／Ｃ１１２）が
、前記Ｎ０Ｉ量に対し実質的に省略できる領域まで掘り
下げられる。　従って本発明においてはバンチスルーす
る自己保護ブレークオーバ電圧は、凹部底面からドープ
される、接合の単位面積当たりの不純物量によって決定
され、凹部の深さは直接的な影響はない、　ドープされ
る不純物量は例えばイオン注入法等で精度よく制御でき
るので、自己保護ブレークオーバ電圧値のばらつきは著
しく軽減される。

（従来例） 本発明の論理的根拠について説明する。　第２図（Ａ）
及び（Ｂ）は段階接合とした場合のＰＮ接合に、逆電圧
を印加したときの電荷密度ρと電界Ｅの様子を表してい
る。　横軸は接合面に垂直方向の長さを示す、　同図（
Ａ）で×ｐ、×ｏはそれぞれＰ層、Ｎ層に拡がるがる空
間電荷領域（空乏層とも呼ばれる）幅で、Ｗ＝　Ｘ、　
＋　Ｘｎである。　電荷密度ρは電子の電荷ｑ　（絶対
値）にＰ層及びＮ層の不純物濃度ＮＡ及びＮｏをかけた
もので、それぞれ−ＱＮＡ及びＱＮｏと表せる。

Ｐ層及びＮ層の空間電荷領域中の接合の単位面積当たり
の全電荷ＱＮＡ　Ｘｏ及びＱＮｏＸｎは互いに等しい、
　同図（Ｂ）は電界分布で同図（Ａ）の電荷分布の積分
によって得られる。　これより所定逆電圧を印加したと
きの空間電荷領域の幅Ｗがわかる。

−ｆｉのサイリスタのＮベース層は不純物濃度Ｎｏが均
一なＮ型基板の一部分を利用し基板主面から不純物拡散
によりＰゲート・ベース層を形成するので、前記理想的
な階段接合を形成しないが、Ｐ層及びＮ層の空間電荷領
域内の単位面積当りの全電荷量は互いに等しく、その値
がＱＮｏ　　Ｘｎとなる。　自己保護ブレークダウン電
圧とＮｏがわかれば×。が計算でき、凹部底面下方のＰ
層の空間電荷領域中の単位面積当たりの全電荷量を求め
ることができる。

次に第２図（Ｃ）に示す凹部の深さは、凹部形成後ドー
プするＮｏ　　Ｘｎ　　（ａｊｏＩｌｓ　／ｃＩＩ２）
のＰ型不純物量に対し、凹部底面下側の不純物量が省略
できる程度に小さく、極めて低濃度のＰ−層である必要
があり、かつＮＡ＞Ｎｏであることを考えると遷移領域
内でＰＮ接合のごく近傍まで掘らなければならない。

次に第１図を参照して本発明の実施例について説明する
。

同図（Ａ）に示すように、Ｎ型半導体基板２の両生面よ
りＰ型不純物を拡散し、Ｐエミッタ層１、Ｐゲートベー
ス層３を形成、さらにＰゲートベース層３にＮ型不純物
を選択拡散し、主サイリスタのＮエミッタ層４ａ、パイ
ロットサイリスタのＮエミッタ層４ｂとを形成する。　
Ｎ型基板２の一部分をＮベース層２とするＮＰＮＰＪ層
構造となる。

次に同図（Ｂ）に示すように基板のカソード側主面に酸
化膜（ＳｉＯ２）１２を形成し、この膜を保護膜として
凹部２０を形成する。　凹部の形成は、ウェットエツチ
ング、ＣＤＥのようなドライエツチング、砥石加工或い
はこれら方法の併用などいろいろの方法が考えられる。

　本実施例では砥石加工後、軽いウェットエツチングに
より凹部を形成した。　また凹部底面２０ａの深さは、
自己保護ブレークダウン電圧をサイリスタに印加したと
き、Ｐゲートベース層３に生ずる空間電荷領域５に少な
くとも達する深さであり、さらに、接合１１の近傍の導
電型がＰ型からＮ型に遷移する領域内にあって、後工程
でドープする不純物量に対し省略できる低い濃度の位置
、例えば１０１０１ｓａｔｏ　７ｃｍ”以下の濃度の位
置とする。　この条件を満足すれば凹部の深さは接合１
１を超えても差支えない。

次に自己保護ブレークダウン電圧をサイリスタに印加し
たとき同図（Ｂ）に示すＮベース層２に生ずる空間電荷
領域の基板の厚さ方向の深さ１（ｃｍ）とＮベース層２
の不純物濃度Ｎ　ｏ（ａｔｏＩＩｓ／ｃｔｇ”　）との
積Ｎ０Ｉ　　（ａｔｏｍｓ　７ｃｍ”　）に等しいＰ型
不純−量（ａｔｏｍｓ　／ｃｔｇ２）　１３を同図（Ｃ
）に示すように凹部底面からドープする。　このドーピ
ングは精密な不純物制御が望ましく、イオン注入技術に
より正確に制御する。　不純物はボロン（Ｂ）でもガリ
ウム（Ｃａ　）でもＰ型となるものなら何でも良い。

次に同図（Ｄ）に示すように熱処理により注入イオンの
活性化と不純物拡散を行い所望のＰＮ接合２１を形成す
る。

次に同図（Ｅ）に示すように、凹部表面にモリブデンシ
リサイド（ＭＯＳｉ　２　）膜１７を被着した後、従来
の方法によりアルミニウム（Ａ１）からなるアノード電
極６、カソードｔ　＠　７、増幅ゲート電極９及びゲー
ト電極１８を形成する。　ゲート電極には通常Ａ１が用
いられる。　しかし、Ａ１とＳｉとのオーミックコンタ
クトをよくするために、高温で焼結（シンター）してＡ
Ｉ　−Ｓｉ合金層を作る工程がある。　これはせっかく
凹部底面下の不純物量を制御しても、この合金層によっ
て不純物量が異なってしまう。　このことから、Ａ１の
シンター温度ではＳｔと合金層を作らないモリブデンシ
リサイド等のような金属をＡ１蒸着前に凹部表面に形成
しておくことが望ましい（特許請求の範囲第３項参照）
。

以上の製造方法によりサイリスタを作れば、順方向の過
電圧途サイリスタに印加された場合、過電圧の立上りの
過渡電圧が、自己保護ブレークオーバ電圧に達すると、
凹部でパンチスルーが起こり、これによる電流がパイロ
ットサイリスタのゲート電流となり、パイロットサイリ
スタがターンオンし、引続き主サイリスタもターンオン
し、過電圧からサイリスタは保護される。

本発明の製造方法は、パイロットサイリスタを有しない
サイリスタに対し、或いは通常の電気トリガサイリスタ
に対しても、光トリガサイリスタに対しても適用できる
ことは勿論である。

［発明の効果］ パンチスルー型の過電圧保護機能付サイリスタの従来の
製造方法では、製造の途中工程で自己保護ブレークオー
バ電圧を精度よく決定することが困難であったり、或い
はペレット１つ１つについてブレークオーバ電圧をモニ
ターしながら凹部を形成するなど量産に向いていなかっ
たりの問題点があった。　本発明の製造方法では、前述
のようにウェーハ途中工程で凹部底面下の低濃度Ｐ−層
にドープする不純物量を制御さえすれば、ばらつきのな
い自己保護ブレークダウン電圧が容易に得られる。　ま
た不純物量は例えばイオン注入法で容易に制御でき、量
産性にすぐれていると共に既存の技術で製作可能である
。

これにより、自己保護ブレークダウン電圧のばらつきが
少ないサイリスタを、通常のサイリスタと同等の歩留、
コストで量産できる製造方法を提供することができた。

なお、この素子を使用すれば、装置側で従来設けていた
過電圧保護回路は必要なく、それに伴なう容積も減らす
ことになり、コストダウン、高信頼性という効果が得ら
れる。　また自己保護ブレークダウン電圧値に温度依存
性がなく、装置の設計も容易にできる。

【図面の簡単な説明】

第１図は本発明の過電圧保護機能付サイリスタの製造方
法の主要工程を示す要部断面図、第２図は本発明の理論
的根拠を説明する図で、同図（Ａ）及び（Ｂ）はＰＮ階
段接合に逆電圧を印加したときの空間電荷領域の電荷密
度及び電界を示す図、同図（Ｃ）はＰゲート・ベース層
とＮベース層との接合の断面図、第３図は従来のパンチ
スルー型サイリスタの一例を示す断面図、第４図はパン
チスルーするゲート・ベース層部分の厚さとそのブレー
クダウン電圧との関係を示す図である。 １・・・Ｐエミッタ層、　２・・・Ｎベース層（Ｎ型半
導体基板）、　３・・・Ｐゲート・ベース層、　４ａ・
・・主サイリスタのＮエミッタ層、　４ｂ・・・パイロ
ットサイリスタのＮエミッタ層、　５・・・空間電荷領
域、　６・・・アノード電極、　７・・・カソード電極
、８．１８・・・ゲート電極、　９・・・増幅ゲート電
極、１０．２０・・・凹部、　１０ａ　、２０ａ・・・
凹部底面、１１．２１・・・接合、　１３・Ｎ、ｏ　Ｉ
　　（ａｔ０ＩＩｓ　７ｃｍ２）に等しいＰ型不純物、
　Ｎｏ・・・Ｎベース層のドナー不純物濃度、　ＮＡ・
・・Ｐゲート・ベース層のアクセプタ不純物濃度。 ＣＯ″ ！箇　−へ　−

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の頂面から底面にわたる一導電型エミッ
   タ層、反対導電型ゲート・ベース層、一導電型ベース層
   及び反対導電型エミッタ層の４層構造を有するサイリス
   タを製造するにあたり、前記ゲート・ベース層が一部基
   板頂面に露出する面から凹部を掘り、その深さが所定順
   電圧をサイリスタに印加したときの前記ゲート・ベース
   層に生ずる空間電荷領域に少なくとも達し、さらに前記
   両ベース層の接合近傍に至る凹部を形成する工程と、前
   記所定順電圧により前記ベース層に生ずる空間電荷領域
   の基板の厚さ方向の深さＩ（ｃｍ）と前記ベース層の一
   導電型不純物濃度Ｎ＿０（ａｔｏｍｓ／ｃｍ＾３）との
   積Ｎ＿０Ｉ（ａｔｏｍｓ／ｃｍ＾２）に実質的に等しい
   反対導電型不純物量（ａｔｏｍｓ／ｃｍ＾２）を前記凹
   部底面からドープする工程と、前記凹部表面に電極を形
   成する工程とを具備することを特徴とするパンチスルー
   型過電圧保護機能付半導体装置の製造方法。 ２、反対導電型不純物を前記凹部底面からイオン注入法
   によりドープする特許請求の範囲第１項記載の過電圧保
   護機能付半導体装置の製造方法。 ３、半導体基板がシリコンから成り、前記凹部表面にシ
   リコンと合金を形成しない金属を被着した後、電極を形
   成する特許請求の範囲第１項又は第２項記載の過電圧保
   護機能付半導体装置の製造方法。