JPH0247138B2 - Jushindeetaseigyoyojohohatsuseisochi - Google Patents
JushindeetaseigyoyojohohatsuseisochiInfo
- Publication number
- JPH0247138B2 JPH0247138B2 JP18234184A JP18234184A JPH0247138B2 JP H0247138 B2 JPH0247138 B2 JP H0247138B2 JP 18234184 A JP18234184 A JP 18234184A JP 18234184 A JP18234184 A JP 18234184A JP H0247138 B2 JPH0247138 B2 JP H0247138B2
- Authority
- JP
- Japan
- Prior art keywords
- received data
- circuit
- control information
- counting circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時分割多元接続(以下「TDMA」
という。)通信方式に参加している各局が、送受
信するバースト状データを受信処理する通信装置
に関する。特に、基準局に配置され、衛星トラン
スポンダが複数n個あり、(nは正の整数)、受信
するデータ列が複数n系列存在する場合に、その
複数の受信データ列を各別に受信処理するための
受信データ制御用情報を発生する装置に関する。
という。)通信方式に参加している各局が、送受
信するバースト状データを受信処理する通信装置
に関する。特に、基準局に配置され、衛星トラン
スポンダが複数n個あり、(nは正の整数)、受信
するデータ列が複数n系列存在する場合に、その
複数の受信データ列を各別に受信処理するための
受信データ制御用情報を発生する装置に関する。
従来、単一の衛星トランスポンダを介して行わ
れるTDMA通信装置において、受信データ制御
用情報は、基準局が送信するバースト中に含まれ
るフレーム同期用符号を受信検出し、このフレー
ム同期用符号検出位置で定義される受信フレーム
時間軸などに従つて、TDMA装置内に記憶され
ている回線プランを読み出すことにより作成され
ていた。一方、最近のデイジタル通信技術の進展
と衛星通信回線の需要の増加に伴い、一つの地球
局が複数の衛星トランスポンダを用いてより効率
の良い通信を行うことができるTDMA通信装置
が必要になつてきた。
れるTDMA通信装置において、受信データ制御
用情報は、基準局が送信するバースト中に含まれ
るフレーム同期用符号を受信検出し、このフレー
ム同期用符号検出位置で定義される受信フレーム
時間軸などに従つて、TDMA装置内に記憶され
ている回線プランを読み出すことにより作成され
ていた。一方、最近のデイジタル通信技術の進展
と衛星通信回線の需要の増加に伴い、一つの地球
局が複数の衛星トランスポンダを用いてより効率
の良い通信を行うことができるTDMA通信装置
が必要になつてきた。
複数の衛星トランスポンを介してTDMA通信
を行う場合には、TDMA通信装置を時分割的に
共有し、複数のトランスポンダに対て複数のバー
スト状データを送受信する必要がある。このよう
な複数の衛星トランスポンダに対して複数のデー
タを送受信するためには、すべての衛星トランス
ポンダのTDMAフレームが同期関係を保たなけ
ればならない。したがつて、複数のバースト状デ
ータを受信する各地球局の受信データ制御用情報
も同期関係を保ちながら作成されなければならな
い。
を行う場合には、TDMA通信装置を時分割的に
共有し、複数のトランスポンダに対て複数のバー
スト状データを送受信する必要がある。このよう
な複数の衛星トランスポンダに対して複数のデー
タを送受信するためには、すべての衛星トランス
ポンダのTDMAフレームが同期関係を保たなけ
ればならない。したがつて、複数のバースト状デ
ータを受信する各地球局の受信データ制御用情報
も同期関係を保ちながら作成されなければならな
い。
従来技術では、n列の受信データ列を受信処理
するためのn列の受信データ制御用情報の作成
は、単一の衛星トランスポンダ用の受信データ制
御用情報発生装置を各衛星トランスポンダに対応
して個別に、全体としてn個用いることにより実
現していた。
するためのn列の受信データ制御用情報の作成
は、単一の衛星トランスポンダ用の受信データ制
御用情報発生装置を各衛星トランスポンダに対応
して個別に、全体としてn個用いることにより実
現していた。
ところが、このような従来の方法では、処理す
る受信データ列数nが少数の場合にはさほど問題
はないが、受信データ列数nが増加すると、それ
に比例して必要となる受信データ制御用情報発生
装置の数が増大し、装置規模が著しく大きくなる
問題点があつた。また、処理を必要とする受信デ
ータ列数nの変更に対する装置の柔軟性にも乏し
いなどの欠点があつた。
る受信データ列数nが少数の場合にはさほど問題
はないが、受信データ列数nが増加すると、それ
に比例して必要となる受信データ制御用情報発生
装置の数が増大し、装置規模が著しく大きくなる
問題点があつた。また、処理を必要とする受信デ
ータ列数nの変更に対する装置の柔軟性にも乏し
いなどの欠点があつた。
本発明は、このような従来の問題点に着目して
なされたもので、TDMA通信でバースト状デー
タを送受信する通信装置において、複数の受信デ
ータ列を受信処理することができる受信データ処
理装置の受信データ制御用情報発生装置を提供す
ることを目的とする。
なされたもので、TDMA通信でバースト状デー
タを送受信する通信装置において、複数の受信デ
ータ列を受信処理することができる受信データ処
理装置の受信データ制御用情報発生装置を提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明は、複数の受信データ列の受信データ制
御用情報が、記憶されている記憶回路のアドレス
を制御する回路を単一化する手段を備えたことを
特徴とする。
御用情報が、記憶されている記憶回路のアドレス
を制御する回路を単一化する手段を備えたことを
特徴とする。
すなわち、クロツク信号とTDMAフレーム同
期通信とを入力し、受信フレーム内の位相を定義
するフレーム計数回路と、受信データを処理する
ための受信データ制御用情報があらかじめ記憶さ
れた回線プラン記憶回路と、クロツク信号と
TDMAフレーム同期信号とを入力し、フレーム
計数回路の出力により回線プラン記憶回路の読出
しアドレスを発生するアドレス計数回路とを備え
たTDMA通信装置の受信データ制御用情報発生
装置において、受信フレーム同期信号の一つに対
応して複数n個の受信データが発生する場合に
は、回線プラン記憶回路は、複数n個の受信デー
タ列に対応して受信データ制御用情報、およびこ
の受信データ制御用情報が有効であるか無効であ
るかを判定する情報をそれぞれ複数n個の異なる
アドレスに格納するように構成され、アドレス計
数回路の出力を入力とし、TDMAフレーム内に
おいてどの時間領域に受信データ制御用情報を発
生させるかを示す、複数n個のデータ列に対応す
る受信データ制御用情報発生時間を先行するもの
から順次記憶する受信データ位置情報記憶回路
と、この受信データ位置情報記憶回路の出力とフ
レーム計数回路の出力とを入力とし、それらの出
力値が一致したときに一致信号をアドレス計数回
路に出力する比較回路とを備え、アドレス計数回
路は、この一致信号によりその計数値を進める手
段を含むことを特徴とする。
期通信とを入力し、受信フレーム内の位相を定義
するフレーム計数回路と、受信データを処理する
ための受信データ制御用情報があらかじめ記憶さ
れた回線プラン記憶回路と、クロツク信号と
TDMAフレーム同期信号とを入力し、フレーム
計数回路の出力により回線プラン記憶回路の読出
しアドレスを発生するアドレス計数回路とを備え
たTDMA通信装置の受信データ制御用情報発生
装置において、受信フレーム同期信号の一つに対
応して複数n個の受信データが発生する場合に
は、回線プラン記憶回路は、複数n個の受信デー
タ列に対応して受信データ制御用情報、およびこ
の受信データ制御用情報が有効であるか無効であ
るかを判定する情報をそれぞれ複数n個の異なる
アドレスに格納するように構成され、アドレス計
数回路の出力を入力とし、TDMAフレーム内に
おいてどの時間領域に受信データ制御用情報を発
生させるかを示す、複数n個のデータ列に対応す
る受信データ制御用情報発生時間を先行するもの
から順次記憶する受信データ位置情報記憶回路
と、この受信データ位置情報記憶回路の出力とフ
レーム計数回路の出力とを入力とし、それらの出
力値が一致したときに一致信号をアドレス計数回
路に出力する比較回路とを備え、アドレス計数回
路は、この一致信号によりその計数値を進める手
段を含むことを特徴とする。
本発明は、複数n個の衛星トランスポンダから
受信される複数n個の受信データ列の受信データ
制御用情報が、各衛星トランスポンダに対応して
あらかじめ記憶されている回線プラン記憶回路の
読出しアドレスを制御する回路を単一化すること
により、単一TDMAフレーム同期信号に基づき、
複数n個の受信データ列用の回線プランを読み出
して、複数n個の同期関係を保つた受信データ制
御用情報を効率よく発生することができる。
受信される複数n個の受信データ列の受信データ
制御用情報が、各衛星トランスポンダに対応して
あらかじめ記憶されている回線プラン記憶回路の
読出しアドレスを制御する回路を単一化すること
により、単一TDMAフレーム同期信号に基づき、
複数n個の受信データ列用の回線プランを読み出
して、複数n個の同期関係を保つた受信データ制
御用情報を効率よく発生することができる。
以下、本発明の実施例方式を図面に基づいて説
明する。
明する。
第1図は、本発明の一実施例を説明するブロツ
ク構成図である。第1図において、クロツク信号
101およびTDMAフレーム同期信号102は、
フレーム計数回路1およびアドレス計数回路2に
それぞれぞれ入力される。フレーム計数回路1の
出力信号(出力値)103と、受信データ位置情
報記憶回路3の出力信号(出力値)104が比較
回路4に入力され、この比較回路4から一致信号
105がアドレス計数回路2に出力される。アド
レス計数回路2の出力信号(出力値)106は、
回線プラン記憶回路5および受信データ位置情報
記憶回路3に入力される。回線プラン記憶回路5
は、複数n個の衛星トランスポンダ#1,#2,
…、#nに対応して、記憶回路5―1,5―2,
…,5―nに分かれており、それぞれから受信デ
ータ制御用情報信号107,108,109が出
力される。
ク構成図である。第1図において、クロツク信号
101およびTDMAフレーム同期信号102は、
フレーム計数回路1およびアドレス計数回路2に
それぞれぞれ入力される。フレーム計数回路1の
出力信号(出力値)103と、受信データ位置情
報記憶回路3の出力信号(出力値)104が比較
回路4に入力され、この比較回路4から一致信号
105がアドレス計数回路2に出力される。アド
レス計数回路2の出力信号(出力値)106は、
回線プラン記憶回路5および受信データ位置情報
記憶回路3に入力される。回線プラン記憶回路5
は、複数n個の衛星トランスポンダ#1,#2,
…、#nに対応して、記憶回路5―1,5―2,
…,5―nに分かれており、それぞれから受信デ
ータ制御用情報信号107,108,109が出
力される。
フレーム計数回路1は、クロツク信号101を
タイミングベースとしてその計数回路を自走させ
る。TDMAフレーム同期信号102は、基準局
が送信する基準バーストを受信して作成され、フ
レーム計数1とアドレス計数回路2とをそれぞれ
初期化し同期をとる。フレーム計数回路1の出力
値103は、受信データ位置情報記憶回路3の出
力値104と比較回路4で比較され、もし一致す
れば一致信号105をアドレス計数回路2に出力
する。この一致信号105が、アドレス計数回路
2のカウントアツプ信号として使用され、アドレ
ス計数回路2の出力値106が1番地カウントア
ツプされる。また、一致しなければフレーム計数
回路1の出力値103と、受信データ位置情報記
憶回路3の出力値104が一致するまで、アドレ
ス計数回路2の出力値106は変化せず保持され
る。
タイミングベースとしてその計数回路を自走させ
る。TDMAフレーム同期信号102は、基準局
が送信する基準バーストを受信して作成され、フ
レーム計数1とアドレス計数回路2とをそれぞれ
初期化し同期をとる。フレーム計数回路1の出力
値103は、受信データ位置情報記憶回路3の出
力値104と比較回路4で比較され、もし一致す
れば一致信号105をアドレス計数回路2に出力
する。この一致信号105が、アドレス計数回路
2のカウントアツプ信号として使用され、アドレ
ス計数回路2の出力値106が1番地カウントア
ツプされる。また、一致しなければフレーム計数
回路1の出力値103と、受信データ位置情報記
憶回路3の出力値104が一致するまで、アドレ
ス計数回路2の出力値106は変化せず保持され
る。
回線プラン記憶回路5―1,5―2,…,5―
nは、アドレス計数回路2の出力値106を共通
の読出しアドレスとして使用し、各衛星トランス
ポンダ#1,#2,…,#nの受信データ制御用
情報信号107,108,109が出力される。
この信号には、この情報が有効であるか無効であ
るかを識別する情報が含まれる。
nは、アドレス計数回路2の出力値106を共通
の読出しアドレスとして使用し、各衛星トランス
ポンダ#1,#2,…,#nの受信データ制御用
情報信号107,108,109が出力される。
この信号には、この情報が有効であるか無効であ
るかを識別する情報が含まれる。
一方、受信データ位置情報記憶回路3は、同じ
アドレス計数回路2の出力値106により次の受
信データ制御用情報信号107,108,109
の発生すべき位置情報を比較回路4に出力する。
アドレス計数回路2の出力値106により次の受
信データ制御用情報信号107,108,109
の発生すべき位置情報を比較回路4に出力する。
以下、受信データ制御用情報発生装置の動作に
ついてタイムチヤートを用いて説明する。
ついてタイムチヤートを用いて説明する。
第2図は受信データ制御用情報発生装置の動作
を説明するタイムチヤートである。特に、回線プ
ラン記憶回路5の衛星トランスポンダ#1系(5
―1)の動作を表している。
を説明するタイムチヤートである。特に、回線プ
ラン記憶回路5の衛星トランスポンダ#1系(5
―1)の動作を表している。
クロツク信号101と基準局から送信された基
準バーストを受信して作成されたTDMAフレー
ム同期信号102は、フレーム計数回路1とアド
レス計数回路2に入力され、それぞれの計数回路
を初期値化し同期させる。
準バーストを受信して作成されたTDMAフレー
ム同期信号102は、フレーム計数回路1とアド
レス計数回路2に入力され、それぞれの計数回路
を初期値化し同期させる。
アドレス計数回路2の出力値106は、回線プ
ラン記憶回路5と受信データ位置情報記憶回路3
に出力されて、指定されたアドレスに対応する各
記憶回路の内容を読出すのに用いられる。回線プ
ラン記憶回路5の内容は、各受信データ列に対応
した受信データ制御用情報およびこの情報の識別
情報を示しており、また受信データ位置情報記憶
回路3の内容は、TDMAフレーム内においてど
の時間領域に制御用情報を発生させるかを示して
いる。
ラン記憶回路5と受信データ位置情報記憶回路3
に出力されて、指定されたアドレスに対応する各
記憶回路の内容を読出すのに用いられる。回線プ
ラン記憶回路5の内容は、各受信データ列に対応
した受信データ制御用情報およびこの情報の識別
情報を示しており、また受信データ位置情報記憶
回路3の内容は、TDMAフレーム内においてど
の時間領域に制御用情報を発生させるかを示して
いる。
比較回路4は、フレーム計数回路1の出力値1
03と受信データ位置情報記憶回路3の出力値1
04とを比較する。この二つを比較してその指示
する値が一致した場合に一致信号105がアドレ
ス計数回路2に出力される。この一致信号105
により、アドレス計数回路2の出力値106がカ
ウントアツプされ「1」となる。アドレス計数回
路2の出力値106「1」は、回線プラン記憶回
路5と受信データ位置情報記憶回路3の1番地の
アドレスとなり、それぞれの内容を読み出す。す
なわち、回線プラン記憶回路5からは有意な受信
データ制御用情報が読み出され、受信データ位置
情報記憶回路3からは1TDMAフレーム内におけ
る次の受信データ制御用情報を発生すべき位置を
決める受信データ位置情報が読み出される。
03と受信データ位置情報記憶回路3の出力値1
04とを比較する。この二つを比較してその指示
する値が一致した場合に一致信号105がアドレ
ス計数回路2に出力される。この一致信号105
により、アドレス計数回路2の出力値106がカ
ウントアツプされ「1」となる。アドレス計数回
路2の出力値106「1」は、回線プラン記憶回
路5と受信データ位置情報記憶回路3の1番地の
アドレスとなり、それぞれの内容を読み出す。す
なわち、回線プラン記憶回路5からは有意な受信
データ制御用情報が読み出され、受信データ位置
情報記憶回路3からは1TDMAフレーム内におけ
る次の受信データ制御用情報を発生すべき位置を
決める受信データ位置情報が読み出される。
第3図は、上記単一トランスポンダで説明した
内容を複数の衛星トランスポンダに対応させ、各
トランスポンダ内の受信データ位置と受信データ
制御用情報の発生状況を表したタイムチヤートで
ある。
内容を複数の衛星トランスポンダに対応させ、各
トランスポンダ内の受信データ位置と受信データ
制御用情報の発生状況を表したタイムチヤートで
ある。
各衛星トランスポンダ#1,#2,…,#nの
受信データは、トランスポンダ#1の基準局から
送出される基準バースト(RB)に同期している
ことを示す。衛星トランスポンダ#1で基準バー
スト(RB)に同期したTDMAフレーム同期信号
102は、回線プラン記憶回路5のアドレス制御
回路を同期させる。また、一致信号105は複数
の衛星トランスポンダにおける受信データの発生
位置と、終了の位置を多重しており、第2図にて
説明した方法でアドレス計数回路2の出力値10
6を制御する。
受信データは、トランスポンダ#1の基準局から
送出される基準バースト(RB)に同期している
ことを示す。衛星トランスポンダ#1で基準バー
スト(RB)に同期したTDMAフレーム同期信号
102は、回線プラン記憶回路5のアドレス制御
回路を同期させる。また、一致信号105は複数
の衛星トランスポンダにおける受信データの発生
位置と、終了の位置を多重しており、第2図にて
説明した方法でアドレス計数回路2の出力値10
6を制御する。
したがつて、回線プラン記憶回路5の内容は、
各衛星トランスポンダの回線プランをアドレス計
数回路2の出力値106に対応する番地に記憶さ
せておけば、一致信号105の発生とともにアド
レス計数回路2の出力値106が更新され、各衛
星トランスポンダの受信データ制御用情報は同期
関係を保つた状態で発生させることができる。
各衛星トランスポンダの回線プランをアドレス計
数回路2の出力値106に対応する番地に記憶さ
せておけば、一致信号105の発生とともにアド
レス計数回路2の出力値106が更新され、各衛
星トランスポンダの受信データ制御用情報は同期
関係を保つた状態で発生させることができる。
以上説明したように、本発明は自局と同一グル
ープ内の基準局の受信データ(基準バースト)か
らTDMAフレーム同期信号を作成して、単一化
した回線プラン記憶回路のアドレス制御回路を同
期させ、複数n個の衛星トランスポンダの受信デ
ータ制御用情報を有効か無効かを識別する情報と
共に読み出すことにより、同期関係を保つた受信
データ制御用情報を発生させることが可能にな
る。
ープ内の基準局の受信データ(基準バースト)か
らTDMAフレーム同期信号を作成して、単一化
した回線プラン記憶回路のアドレス制御回路を同
期させ、複数n個の衛星トランスポンダの受信デ
ータ制御用情報を有効か無効かを識別する情報と
共に読み出すことにより、同期関係を保つた受信
データ制御用情報を発生させることが可能にな
る。
したがつて、バースト状データを送受信する
TDMA通信装置において、複数n個の受信デー
タ列を効率よく受信処理することができる。
TDMA通信装置において、複数n個の受信デー
タ列を効率よく受信処理することができる。
第1図は本発明の一実施例を示すブロツク構成
図。第2図は単一トランスポンダに対応した受信
データ制御用情報発生装置の動作を説明するタイ
ムチヤート。第3図は複数n個の衛星トランスポ
ンダに対応した受信データ制御用情報発生装置の
動作を説明するタイムチヤート。 1…フレーム計数回路、2…アドレス計数回
路、3…受信データ位置情報記憶回路、4…比較
回路、5…回線プラン記憶回路、101…クロツ
ク信号、102…TDMAフレーム同期信号、1
03…フレーム計数回路の出力信号、104…受
信データ位置情報記憶回路の出力信号、105…
一致信号、106…アドレス計数回路の出力信
号、107…衛星トランスポンダ#1の受信デー
タ制御用情報信号、108…衛星トランスポンダ
#2の受信データ制御用情報信号、109…衛星
トランスポンダ#nの受信データ制御用情報信
号。
図。第2図は単一トランスポンダに対応した受信
データ制御用情報発生装置の動作を説明するタイ
ムチヤート。第3図は複数n個の衛星トランスポ
ンダに対応した受信データ制御用情報発生装置の
動作を説明するタイムチヤート。 1…フレーム計数回路、2…アドレス計数回
路、3…受信データ位置情報記憶回路、4…比較
回路、5…回線プラン記憶回路、101…クロツ
ク信号、102…TDMAフレーム同期信号、1
03…フレーム計数回路の出力信号、104…受
信データ位置情報記憶回路の出力信号、105…
一致信号、106…アドレス計数回路の出力信
号、107…衛星トランスポンダ#1の受信デー
タ制御用情報信号、108…衛星トランスポンダ
#2の受信データ制御用情報信号、109…衛星
トランスポンダ#nの受信データ制御用情報信
号。
Claims (1)
- 【特許請求の範囲】 1 クロツク信号とTDMAフレーム同期信号と
を入力し、受信フレーム内の位相を定義するフレ
ーム計数回路と、 受信データを処理するための受信データ制御用
情報があらかじめ記憶された回線プラン記憶回路
と、 上記クロツク信号と上記TDMAフレーム同期
信号とを入力し、上記フレーム計数回路の出力に
より上記回線プラン記憶回路の読出しアドレスを
発生するアドレス計数回路と を備えたTDMA通信装置の受信データ制御用情
報発生装置において、 受信フレーム同期信号の一つに対応して複数n
個(nは正の整数)の受信データが発生する場合
には、 上記回線プラン記憶回路は、上記複数n個の受
信データ列に対応して受信データ制御用情報、お
よびこの受信データ制御用情報が有効であるか無
効であるかを判定する情報をそれぞれ複数n個の
異なるアドレスに格納するように構成され、 上記アドレス計数回路の出力をアドレス入力と
し、上記TDMAフレーム内においてどの時間領
域に上記受信データ制御用情報を発生させるかを
示す、複数n個のデータ列に対応する受信データ
制御用情報発生時間を先行するものから順次記憶
する受信データ位置情報記憶回路と、 この受信データ位置情報記憶回路の出力と上記
フレーム計数回路の出力とを入力とし、それらの
出力値が一致したときに一致信号を上記アドレス
計数回路に出力する比較回路と と備え、 上記アドレス計数回路は、この一致信号により
その計数値を進める手段 を含むことを特徴とする受信データ制御用情報発
生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18234184A JPH0247138B2 (ja) | 1984-08-31 | 1984-08-31 | Jushindeetaseigyoyojohohatsuseisochi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18234184A JPH0247138B2 (ja) | 1984-08-31 | 1984-08-31 | Jushindeetaseigyoyojohohatsuseisochi |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6160034A JPS6160034A (ja) | 1986-03-27 |
JPH0247138B2 true JPH0247138B2 (ja) | 1990-10-18 |
Family
ID=16116614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18234184A Expired - Lifetime JPH0247138B2 (ja) | 1984-08-31 | 1984-08-31 | Jushindeetaseigyoyojohohatsuseisochi |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0247138B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5476773B2 (ja) | 2009-04-07 | 2014-04-23 | パナソニック株式会社 | 送風装置 |
-
1984
- 1984-08-31 JP JP18234184A patent/JPH0247138B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6160034A (ja) | 1986-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6535926B1 (en) | Time synchronization system for industrial control network using global reference pulses | |
CA1266906A (en) | Combined circuit switch and packet switching system | |
KR920701895A (ko) | 컴퓨터시스템내 자료의 시간 동기화장치 | |
JPS6359294B2 (ja) | ||
US4473889A (en) | Remote correlation of sequence of events | |
US6865686B1 (en) | Method for synchronizing a local time base on a central time base and device for implementing said method with preferred applications | |
US4545029A (en) | Remote correlation of sequence of events | |
AU2006256699B2 (en) | Generic radar architecture | |
JPH0363856B2 (ja) | ||
CA1285054C (en) | Time division switching system with time slot alignment circuitry | |
JPH0247138B2 (ja) | Jushindeetaseigyoyojohohatsuseisochi | |
JP2967649B2 (ja) | 受信同期回路 | |
JPH04145566A (ja) | シリアル転送回路 | |
JP2845768B2 (ja) | 時刻情報同期化装置 | |
JPS62194755A (ja) | スキユ−補償方式 | |
JPS6384228A (ja) | クロック同期データ伝送方式 | |
JPH0744522B2 (ja) | 位相同期回路 | |
JP2806151B2 (ja) | フレーム相関装置 | |
JP2989980B2 (ja) | 同期引込方法とその装置 | |
JPH1056444A (ja) | 時刻同期データ送出回路 | |
JPS59194594A (ja) | フレ−ム番号認識方式 | |
JPH01272339A (ja) | サイクリツクデータ伝送方式 | |
JPH04152730A (ja) | 多重化データ伝送方式 | |
JPS61214633A (ja) | ス−パ−・フレ−ムの同期方式 | |
JPH10190639A (ja) | クロック乗せ替え回路 |