JPH0241899B2 - - Google Patents

Info

Publication number
JPH0241899B2
JPH0241899B2 JP59007339A JP733984A JPH0241899B2 JP H0241899 B2 JPH0241899 B2 JP H0241899B2 JP 59007339 A JP59007339 A JP 59007339A JP 733984 A JP733984 A JP 733984A JP H0241899 B2 JPH0241899 B2 JP H0241899B2
Authority
JP
Japan
Prior art keywords
electron beam
annealed
deflector
width
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59007339A
Other languages
English (en)
Other versions
JPS60152019A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59007339A priority Critical patent/JPS60152019A/ja
Publication of JPS60152019A publication Critical patent/JPS60152019A/ja
Publication of JPH0241899B2 publication Critical patent/JPH0241899B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は、所謂ネツキング効果を利用した電子
ビームアニール方法に係わり、特にアニール領域
の形状及びそれによる面内温度分布を制御可能と
した電子ビームアニール装置を利用した電子ビー
ムアニール方法に関する。
〔発明の技術的背景とその問題点〕
近年、半導体工業の分野においては、電子ビー
ムアニール技術を用いたSOI（Silicon On
Insulator）膜の形成技術の研究開発が盛んとな
つている。この技術では、シリコン単結晶基板上
にシリコン酸化膜やシリコン窒化膜等の絶縁膜を
形成し、その上に多結晶シリコン膜や非晶質シリ
コン膜等を堆積し、電子ビーム或いはレーザービ
ーム等のビーム照射により、上記シリコン膜を溶
融再結晶化させてシリコン結晶層を成長させる方
法を採つている。
ところで、従来の電子ビームアニール装置で
は、細く絞つた電子ビーム（ガウス分布型）を
Ｘ、Ｙ方向に走査させて試料面内を均一にアニー
ルしている。しかし、ガウス分布型の強度分布を
持つビームをＸ、Ｙ方向に走査する方式で照射し
た場合、ビーム照射部の中心が周辺部よりも温度
が高いので、再結晶化させるときにアニール領域
の周辺部が先に凝固し、中心に向つて結晶化す
る。これを走査方向から見ると、両側の周辺部か
ら中心に向つて結晶成長が進行することになり、
必然的に結晶粒界が発生し、このため全面を単結
晶化することは極めて困難であつた。
〔発明の目的〕
本発明の目的は、結晶成長過程で生じる結晶粒
界を消滅させることができ、単結晶層成長の容易
化をはかり、大面積の単結晶層を成長し得る電子
ビームアニール方法を提供することにある。
〔発明の概要〕
本発明の骨子は、アニール領域の幅を変化させ
ることにより、結晶成長過程で生じる結晶粒界を
消滅させることにある。
アニール領域の幅を可変する方法として本発明
者等が種々実験を重ねた結果、ビームをその走査
方向と直交する方向に高速偏向すればよいことが
判つた。また、本発明者等の鋭意研究によれば、
上記高速偏向するための電圧として振幅変調され
た高周波電圧を用いることにより、アニール領域
の幅（ビーム走査方向と直交する方向の長さ）を
ビーム走査方向に沿つて容易に変化させ得ること
が判明した。そして、上記のようにして試料をア
ニールすることにより、アニール領域の幅を変化
させることができ、所謂ネツキング効果により結
晶粒界を消滅できることを確認している。
本発明はこのような点に着目し、電子銃から放
射された電子ビームを集束制御するレンズ系、上
記ビームをシリコン膜等の被アニール試料上に走
査する第１の偏向器、上記電子ビームを走査方向
と略直角する方向に高速偏向する第２の偏向器、
該第２の偏向器に振幅変調された高周波電圧を印
加する高周波電源を具備し、上記第２の偏向器に
よつて被アニール試料上を走査する上記電子ビー
ムを所定の箇所でアニール領域の幅が狭くなるよ
うに走査し、アニール領域の幅が狭められた箇所
ではネツキング効果により結晶粒界を消滅させる
ようにした電子ビームアニール方法を提案するも
のである。
〔発明の効果〕
本発明によれば、第２の偏向器及びこれに印加
する高周波電圧の作用により、電子ビームの振幅
を変化させながらビーム走査できるため、アニー
ル領域の幅を場所により変化させることができ
る。これにより、結晶成長の途中で発生する結晶
粒界を、幅を狭くしたアニール領域の部分で消滅
させることができる。所謂ネツキング効果であ
る。したがつて、試料全面に亘つて大面積の単結
晶層を育成することが容易となる。
〔発明の実施例〕
第１図は本発明に使用する電子ビームアニール
装置の一例を示す概略構成図である。図中１は電
子銃で、この電子銃１から放射された電子ビーム
は対物レンズ２により集束されて試料３上に照射
されると共に、走査コイル（第１の偏向器）４に
より試料３上で走査される。走査コイル４は実際
にはビームをＸ方向（紙面左右方向）に偏向する
Ｘ方向偏向コイルと、ビームをＹ方向（紙面表裏
方向）に偏向するＹ方向偏向コイルとから構成さ
れている。また、レンズ２の主面にはアパーチヤ
５が配置され、電子銃１とレンズ２との間にはビ
ームをON−OFFするためのブランキング電極６
が配置されている。
ここまでの構成は通常の電子ビームアニール装
置と同様であり、本実施例がこれと異なる点は、
前記レンズ２と偏向コイル４との間にビームを高
速偏向するための偏向板（第２の偏向器）１０を
設けたことにある。すなわち、偏向板１０は第２
図に示す如くＹ方向に対向配置され、ビームをＹ
方向に高速偏向するものとなつている。また、偏
向板１０には高周波電源１１により振幅変調され
た高周波電圧が印加されるものとなつている、な
お、上記説明では偏向板１０を１組としたが、こ
れに加えビームをＸ方向に高速偏向する偏向器を
設けるようにしてもよい。また、ワーキングデイ
スタンスが十分大きい場合、偏向板１０′を前記
偏向コイル４の下方に設けることも可能である。
このように構成された本装置において、Ｙ軸方
向に高速偏向させた電子ビームをＸ軸方向に走査
させる。このとき、Ｙ軸方向の高速偏向の振幅を
正弦波で振幅変調させた場合、ビーム照射領域は
第３図に示す如くなり、アニール領域もそれに対
応した形状となつた。高速偏向は50［ＭHz］の正
弦波で行い、振幅変調は１［Hz］の正弦波で行つ
た。Ｘ軸走査速度は10［mm／ｓ］としたので、ア
ニール領域の幅は、10［mm］周期で変化している。
振幅変調の正弦波の振幅を±60［ｖ］としアニー
ル領域の幅（ビーム振り幅）を最大2.3［mm］、最
小0.5［mm］とすることができた。
以上のような条件下で、シリコン層の結晶化実
験を行つた。試料としては、厚さ１［μｍ］の２
酸化シリコン膜の付いたシリコンウエーハ上に、
CVD法により厚さ0.6［μｍ］の多結晶シリコン
層を堆積したものを用いた。アニール条件として
電子ビームの加速電圧を10［Kev］、ビーム電流を
4.8［ｍＡ］とした。
シリコン層の溶融領域は、前記第３図に示した
如き形状となり、その幅は最大1.9［mm］、最小0.5
［mm］の大きさのものとなつた。最大幅の部分で
適切にシリコン層を溶融できるビーム電流値を選
んだため、ビーム振り幅の大きい部分では照射電
子ビーム密度が実効的に低くなつてしまい振り幅
の両端部が溶けにくくなつてしまつたからであ
る。この最小幅を小さくする度合に応じて結晶粒
界のその部分での消滅の度合も変化する。これ
は、引上法やフローテイングゾーン法による単結
晶インゴツトの製作の場合と良く似た所謂ネツキ
ング現象である。
また、Ｙ軸方向の偏向、即ち走査線をＹ軸方向
にずらす場合、アニール領域の各走査毎の重なり
を正しく制御するためには、例えば、奇数番目
（ｎ＋１）の走査の場合の位相と偶数番目（ｎ）
の走査の場合の位相とを互いに180°ずらすと良
い。第４図は、その場合のアニール領域の重なり
を示し、重なりの幅は、どの部分でも一定とな
り、その幅の大きさはＹ軸偏向の大きさで決定で
きる。
かくして本実施例では、電子ビームアニール領
域の端部では結晶粒界の発生が認められたもの
の、中央部の広範囲領域に亘つて粒界発生が抑え
られ良質の単結晶層を得ることができた。このた
め、SOI技術による半導体素子形成に極めて有効
である。
なお、本発明は上述した実施例に限定されるも
のではない。例えば前記振幅変調するための低周
波は正弦波に限るものではなく、三角波、方形波
或は若しくは複雑な任意の波形でも同様の効果を
期待できる。さらに、より詳細な実験、解析を進
めることにより、最適な波形を見出すことが可能
である。また、アニール領域の幅が広い部分と狭
い部分とでは、後者の方が電子ビームの滞在時間
が長く、加熱効果が大きい。この効果を補正する
ためには、振幅変調した波形をさらに周波数変調
させ、アニール領域幅の狭い部分では、周波数を
低くとることが有効である。
また、本発明の第２の偏向器に加え一定電圧が
印加される曲面偏向電極を設け、ビームの形状を
ビーム走査方向に対し弓型としてもよい、この場
合、２次元面内での結晶化を、アニール領域の中
心を先に周辺を後にと位相をずらすことができ、
より一層結晶粒界発生を抑止することが可能であ
る。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施することができる。
【図面の簡単な説明】
第１図は本発明に使用する電子ビームアニール
装置の概略構成図、第２図は上記装置に使用した
第２の偏向器及び高周波電源を示す要部構成図、
第３図及び第４図はそれぞれ上記装置の作用を説
明するために模式図である。 １……電子銃、２……対物レンズ（レンズ系）、
３……被アニール試料、４……偏向コイル（第１
の偏向器）、５……アパーチヤ、６……ブランキ
ング電極、１０，１０′……偏向器（第２の偏向
器）。

Claims (1)

    【特許請求の範囲】
  1. １ 電子銃から放射された電子ビームを被アニー
    ル試料上に集束制御するレンズ系、上記電子ビー
    ムを被アニール試料上に走査する第１の偏向器、
    上記電子ビームを走査方向と略直角する方向に高
    速偏向する第２の偏向器、該第２の偏向器に振幅
    変調された高周波電圧を印加する高周波電源を具
    備し、上記第２の偏向器によつて被アニール試料
    上を走査する上記電子ビームを所定の箇所でアニ
    ール領域の幅が狭くなるように走査し、アニール
    領域の幅が狭められた箇所ではネツキング効果に
    より結晶粒界を消滅させるようにしたことを特徴
    とする電子ビームアニール方法。
JP59007339A 1984-01-20 1984-01-20 電子ビームアニール方法 Granted JPS60152019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59007339A JPS60152019A (ja) 1984-01-20 1984-01-20 電子ビームアニール方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59007339A JPS60152019A (ja) 1984-01-20 1984-01-20 電子ビームアニール方法

Publications (2)

Publication Number Publication Date
JPS60152019A JPS60152019A (ja) 1985-08-10
JPH0241899B2 true JPH0241899B2 (ja) 1990-09-19

Family

ID=11663181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59007339A Granted JPS60152019A (ja) 1984-01-20 1984-01-20 電子ビームアニール方法

Country Status (1)

Country Link
JP (1) JPS60152019A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465698U (ja) * 1990-10-12 1992-06-08

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123717A (ja) * 1982-01-18 1983-07-23 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123717A (ja) * 1982-01-18 1983-07-23 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465698U (ja) * 1990-10-12 1992-06-08

Also Published As

Publication number Publication date
JPS60152019A (ja) 1985-08-10

Similar Documents

Publication Publication Date Title
JPH03286518A (ja) 半導体薄膜の製造方法
US4662949A (en) Method of forming a single crystal semiconductor layer from a non-single crystalline material by a shaped energy beam
JP2507464B2 (ja) 半導体装置の製造方法
JPH0241899B2 (ja)
JPH0779081B2 (ja) 半導体単結晶層の製造方法
JP2653033B2 (ja) 半導体単結晶層の製造方法
JPH0136688B2 (ja)
JPH07118446B2 (ja) 半導体単結晶層の製造方法
JPH0136974B2 (ja)
JPH057858B2 (ja)
JPH0249534B2 (ja)
JPS61236678A (ja) 半導体単結晶層の製造方法及び電子ビ−ムアニ−ル装置
JPS6054154A (ja) 電子ビ−ムアニ−ル装置
JPH0136970B2 (ja)
JPH0354849B2 (ja)
JP2703334B2 (ja) 半導体装置の製造方法
JPH0440319B2 (ja)
JPH0339379B2 (ja)
JPH0351288B2 (ja)
JPS58123717A (ja) 半導体装置の製造方法
JP2526378B2 (ja) 半導体単結晶層の製造方法
JPH031526A (ja) 半導体単結晶層の製造方法
JPH02101735A (ja) 半導体単結晶層の製造方法
JPS63252418A (ja) Ｓｏｉ結晶化法
JPS63265421A (ja) 半導体単結晶層の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term